资源列表
clock
- 多功能数字钟Verilog HDL的源码，能够整点报时，报整点数，设定任意时刻闹钟，低音高音两种频率。-Multi-function digital clock Verilog HDL source code, set the alarm clock at any time, bass treble two frequencies. It s for FPGA.
traffic_light
- module traffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT)
calibre_drc_lvs_data_2006.3.tar
- Calibre DRC and LVS labs.
calbr_ver_user
- Calibre user manual. All you need to know about using Calibre.
FPGA_LUT
- 基于FPGA的大规模查找表设计与实现,对大规模查找表设计有一定帮助-Large-scale look-up table-based FPGA design and implementation of large-scale look-up table design will help
contadorbcd
- BCD Counter with FPGA for practice
taxi-VHD
- 出租车计数器的VHDL编程源码，包含整个工程文件-出租车计数器的VHDL编程源码
I2C-CPLD
- I2C总线通讯的CPLD实现，包括详细的设计方法及源程序。-I2C总线通讯的CPLD实现
verilog
- Verilog 语言的开发经验，希望对FPGA开发的初学者有所帮助-Verilog Experience, hope it be helpful for every FPGA beginner
digital_clock
- verilog hdl digital clk
alu_32_bit
- 用Verilog编写的32位ALU（运算器），具有与、或逻辑运算；加、减算术运算；小于置一，零检测，以及溢出检测等功能。其中加法运算是采用了快速进位链-32bitALU
FPGA_DDS_PCB
- 基于FPGA的三路光栅编码器信号发生器电路板图-Three-channels grating encoder signal generator circuit board diagram