CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 3166.67 .68 .69 .70 .71 ... 4323 »
  1. LCD_1602

    0下载:
  2. verilog lcd1602模块代码,只要往里面输入数据即可显示。-The verilog lcd1602 module code, as long as it is entered, input data can be displayed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1.71kb
    • 提供者:赖焕宁
  1. LED_display

    0下载:
  2. verilog 优化后的LED数码管显示模块,两种写法的比较。-verilog optimized LED digital display module, two written comparison.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1.3kb
    • 提供者:赖焕宁
  1. clock

    0下载:
  2. 运用vhdl编写时钟,显示时间,具有基本的功能 -VHDL write clock, display time, basic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:955byte
    • 提供者:nar
  1. clock

    0下载:
  2. 闹钟 运用quartus2软件编写程序,具有调整时间,设置闹钟,整点报时等功能,将整个工程打包了-Alarm Clock using quartus2 software programming, adjust the time, set the alarm, the whole point timekeeping function, the whole project package
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:1.01mb
    • 提供者:nar
  1. iic_v2_00_a

    0下载:
  2. 基于赛林思FPGA的IIC接口设计,支持主机、从机、多主机通信的总线特性,包括datasheet,C语言源代码。-Sailin Si FPGA-based IIC interface design to support the host from the machine, multi-master communication bus features, including the datasheet, C language source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:605.81kb
    • 提供者:曾建明
  1. ser_to_4per

    0下载:
  2. 实现了数据的串并转换,由串码转换为4位并行码,代码用Verilog编写,并经过了Quartus的仿真-Data string and conversion, by the string of code is converted to 4-bit parallel code, the code in Verilog, and after the Quartus simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:175.92kb
    • 提供者:杨勇
  1. Lab_01_demux

    0下载:
  2. ITS THE DEMUX OF 4 BIT WRITTEN IN VHDL BASED ON DIGILENT XYLINX 14.2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:812.33kb
    • 提供者:asad
  1. tequantongxuejiaocheng1

    0下载:
  2. 本教程是特权同学写的里面包含了FPGA设计中一些经验的分享,有基础的可以看看。-This tutorial is privileged students to write which contains some experience to share, based FPGA design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:28.01mb
    • 提供者:lai
  1. verilog_rs232_rx_tx

    0下载:
  2. fpga中verilog实现的rs232串口收发逻辑,基础入门,参考学习串口收发-FPGA in Verilog implementation RS232 serial port transceiver logic, based on entry, refer to the study serial transceiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:6.01kb
    • 提供者:fan
  1. FPGA_I2C_Verilog

    0下载:
  2. fpga上用verilog HDL实现的I2C协议,逻辑编写清晰正确,值得新手借鉴-FPGA on the use the verilog HDL implementation of the I2C protocol, logical write clear and correct, worth novice reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:7.01kb
    • 提供者:fan
  1. ddr_verilog

    0下载:
  2. verilog HDL语言实现在FPGA上控制DDR的逻辑,方法简单易懂,适合新手参考-Verilog HDL language on FPGA control DDR logical, simple to understand for novice reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:18.45kb
    • 提供者:fan
  1. ddr_kongzhiqi

    0下载:
  2. fpga上用verilog HDL实现的ddr控制器,简单易懂,适合新手参考-FPGA on the use the verilog HDL implementation of the DDR controller, easy to understand, suitable for novice reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:18.06kb
    • 提供者:fan
« 1 2 ... .61 .62 .63 .64 .65 3166.67 .68 .69 .70 .71 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭