资源列表
clock
- 用 Verilog HDL 设计一个多功能数字钟，包含以下主要功能： 1） 计时，时间以 24 小时制显示； 2） 校时； 3） 闹钟：设定闹钟时间，可利用 LED 闪烁作为闹钟提示； 4） 跑表：启动、停止； 5） 其他。-Using Verilog HDL design a multi-functional digital clock contains the following main functions: 1) time, the time is displayed
ddr-sdram-control
- ddr sdram控制器的设计与验证，提供了一种极为可靠且简易的控制器设计方案。-DDR SDRAM controller design and verification, providing an extremely reliable and simple controller design.
isen
- 基于FPGA设计工具Xilinx ISE 编写的程序代码 包含有计数器，状态转移码，交通灯，时序约束等程序-Program code written based on FPGA design tools Xilinx ISE includes procedures such as counters, state transition code, traffic lights, timing constraints
PCF8591VHDL-CODE
- PCF8591vhdl语言实现，能实现对8591的控制及数据采集。-PCF8591vhdl language, to achieve the 8591 control and data acquisition.
uart
- 基于FPGA实现串口程序，可以直接使用，觉得可靠-FPGA-based serial procedures, can be used directly, find it reliable
pcixpci_corev702errfix
- Vhdl madule for pci core for altera design
z80_latest.tar
- Vhdl design z80 for altera users
Arbi
- this the code for arbiters used for master and slave foermat-this is the code for arbiters used for master and slave foermat
adder-4
- 4 位加法器实现4个二进制位的相加 方便快捷-4-bit adder 4 binary bits adding quick and easy
fsk1
- 实现部分搭建FSK调制系统，包括分频，用busmux调制。-Achieve some of structures FSK modulation system
frequency-and--fft
- 包含频谱分析器中的频率采样部分，FFT倒序部分的NIOSII程序。-Contains the frequency sampling part of the spectrum analyzer, FFT the reverse order part NIOSII of the program.
Lab1
- DE2-70七段数码管代码点亮最后一个数码管其它数码管关闭-DE2-70 seven-segment LED