CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 3169.70 .71 .72 .73 .74 ... 4323 »
  1. I2C

    0下载:
  2. I2C控制器的VHDL实现,软件环境为ISE-I2C controller VHDL implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:3.14mb
    • 提供者:huangyu
  1. I2C-bus-based-on-FPGA

    0下载:
  2. 基于FPGA设计I2C总线,使用Verilog语言,ISE环境,含有仿真结果-I2C bus based on FPGA design using Verilog language, ISE environment containing simulation results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:174.25kb
    • 提供者:huangyu
  1. Async-FIFO-VHDL

    1下载:
  2. 异步FIFO VHDL代码实现,包括:async_fifo_show_ahead.vhd, async_fifo_show_ahead_rd_task_logic.vhd,async_fifo_show_ahead_wr_task_logic.vhd, sync_r2w.vhd,sync_ram_std_dc.vhd,sync_w2r.vhd-The asynchronous FIFO VHDL code implementation, including: async_fi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:6.59kb
    • 提供者:taxi
  1. FPGA_DDS

    0下载:
  2. 本程序是基于FPGA的DDS产生任意的波形输出,已经编译完-This procedure is based on FPGA DDS arbitrary waveform output, has already been compiled
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:19.35kb
    • 提供者:杨辉
  1. PI

    0下载:
  2. 数字式PI比例积分控制器,有关自动控制方面的知识-The digital PI PI controller, the automatic control of knowledge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.5kb
    • 提供者:李强
  1. PIcontrol

    0下载:
  2. 数字式PI比例积分控制器,有关自动控制方面的知识-The digital PI PI controller, the automatic control of knowledge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:1.5kb
    • 提供者:李强
  1. digitPI_control

    0下载:
  2. 数字式PI比例积分控制器,有关自动控制方面的知识-The digital PI PI controller, the automatic control of knowledge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:1.51kb
    • 提供者:李强
  1. lic_Xilinx_ISE_Vivado

    2下载:
  2. 这是Xilinx ISE 14.X以及vivado、vivado_hls的license,亲测可用-Xilinx ISE 14.x vivado, vivado_hls license, pro-test available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:291.45kb
    • 提供者:远正茂
  1. 32bit_adder

    0下载:
  2. 三十二位加法器设计,能实现求补、加减法运算并具有溢出标志-Thirty-two adder designed to complement, addition and subtraction operations and overflow flag
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:1.83kb
    • 提供者:田小新
  1. eda-Lab-report

    0下载:
  2. 三线八线译码器、数据选择器、数据比较器、二进制编码器、译码器的verilog语言输入方法-Three line eight line decoder, data selector, comparator, the binary encoder and decoder of verilog language input method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1.13mb
    • 提供者:鸟语花香
  1. FPGA-control-MAX1312

    0下载:
  2. FPGA控制MAX1312进行数据采集的程序接口程序-FPGA control MAX1312
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:506.59kb
    • 提供者:田祯
  1. SPI-IP

    0下载:
  2. 比较经典实用的ip核,对初学者有很大的帮助,语言比较简单。-Classic and practical IP core, a great help for beginners, the language is relatively simple.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:49.21kb
    • 提供者:张三
« 1 2 ... .64 .65 .66 .67 .68 3169.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com