CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 3167.68 .69 .70 .71 .72 ... 4323 »
  1. ChipScope_use

    0下载:
  2. xilinx chipscope的实用教程,步骤有图,一步步学习,简单实用-Xilinx chipscope practical tutorial, step diagram, a step-by-step learning simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:2.15mb
    • 提供者:fan
  1. VERILOG-HDL-Study

    0下载:
  2. verilog HDL语言学习,讲解十分详细,初学提高都有帮助-Verilog HDL language learning, on the very detailed, beginner improve have helped
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:3.98mb
    • 提供者:fan
  1. FIFO

    0下载:
  2. 三种同步方式实现的FIFO,verilog HDL,FPGA,更好理解FIFO-The three implemented synchronously FIFO, Verilog HDL, FPGA, a better understanding of the FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:8.02kb
    • 提供者:fan
  1. LAB3

    0下载:
  2. THAT IS SOLUTION FOR THE LAB OF DSD LAB 3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:7.95kb
    • 提供者:linh
  1. lightgc

    0下载:
  2. verilog code for guide light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:514byte
    • 提供者:rasoul
  1. smgxssm

    0下载:
  2. 利用FPGA控制数码管,实现7位数码管的动态显示功能-The use of FPGA to control the digital 7 digital tube dynamic display function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:386.03kb
    • 提供者:丁媛
  1. Verilog-UART

    0下载:
  2. 功能:UART串口通讯实信实验 描述:本程序共四个模块 模块1:接收数据的波特率发生模块,接收模块在接收到下降沿时,通过标志位启 动该模块的波特率计数器,并在计数中返回一个采样标志位给接受模块, 通知接收模块采样; ---------------------------------------------------------------------- 模块2:数据接收模块,该模块一旦监测到数据输入端有下降沿,就立即启动波 特率(标志位置1),并使
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:15.99kb
    • 提供者:mrmu
  1. nios.ii

    1下载:
  2. NIOSII开发例程源码包括spi,dma,PIO等-NIOSII development routine source code, including SPI, DMA, PIO, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:13.35mb
    • 提供者:kmtian
  1. daima

    0下载:
  2. Verilog HDL应用程序设计实例代码-Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:140.87kb
    • 提供者:
  1. barrelshift

    0下载:
  2. 8-bit parametric barrel shifter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:601byte
    • 提供者:Taffy
  1. DDS

    0下载:
  2. 实现DDS功能,可生成频率可调,相位可调,幅值可调的正弦波。-DDS function, you can generate a frequency tunable, phase adjustable, adjustable amplitude of the sine wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:3.36mb
    • 提供者:铁宁力
  1. DE0_VGA

    0下载:
  2. 利用FPGA设计游戏设计,真人版超级玛丽,VGA显示-Using FPGA design game design, live-action version of Super Mario, VGA display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:309.93kb
    • 提供者:limin
« 1 2 ... .62 .63 .64 .65 .66 3167.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭