CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 3175.76 .77 .78 .79 .80 ... 4323 »
  1. sdram_top

    0下载:
  2. 适合初学者的sdram控制器,包含初始化、控制功能、命令写入基本模块,有详细注释。-Sdram controller suitable for beginners, including initialization, control, command writes the basic module, with detailed notes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.12kb
    • 提供者:Xin
  1. uart_fifo

    0下载:
  2. 带fifo的串口通信verilog设计,该设计为学习uart所用,完成PC端发送至fpga后fpga原数据返回,支持长字符串。-Serial communication with fifo verilog design, which is used to learn uart complete PC sends data back to the original post fpga fpga, support long strings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:147kb
    • 提供者:Xin
  1. K4X4

    0下载:
  2. 矩阵式的4x4按键扫描,包含VHDL和Verilog两种语言设计的代码,适合初学者。-The 4x4 matrix keypad scanning, including two languages ​ ​ VHDL and Verilog design code, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:886byte
    • 提供者:Xin
  1. mydds2

    0下载:
  2. 利用dds产生产生正弦余弦信号的代码,利用的是rom的方式-Generating code using dds sine cosine signal, using the way of rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.19mb
    • 提供者:shaojian
  1. LED

    0下载:
  2. basys2 流水灯 verilog语言编写-basys2 light water verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:784.23kb
    • 提供者:刘铁峰
  1. DDS

    0下载:
  2. 基于IP核设计的波形发生器以及频率计并用数码管显示-With digital display IP core design based waveform generator and frequency counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:刘铁峰
  1. count

    0下载:
  2. basys2 模60计数器 并用数码管显示 verilog FPGA-basys2 mold 60 counter digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:170.97kb
    • 提供者:刘铁峰
  1. ex13_maxiiclk

    0下载:
  2. 一些有用的模块,方便FPGA初学者,大家好好看看 -Some useful modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:820.79kb
    • 提供者:胡林文
  1. uart_lcd_myself

    0下载:
  2. 本程序压缩包里包含的是一个vhdl项目工程文件,实现的是串口通信及液晶屏显示的功能-This program is a compression bag containing vhdl project file, the realization of the serial communication function and LCD display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.32mb
    • 提供者:秀妍
  1. lcd

    0下载:
  2. 该压缩包内涵一个由VHDL语言编写的程序,里面是一个完整的项目工程,实现的功能是LCD12864液晶屏的显示-The connotation of a compressed package from the VHDL language program, which is a complete project, the function is LCD12864 LCD display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.69mb
    • 提供者:杰西卡
  1. Mxulie

    0下载:
  2. VHDL语言编写,利用FPGA实现的M序列发生器-VHDL language, FPGA realization of the M sequence generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:刘昆仑
  1. saiche

    0下载:
  2. 利用FPGA控制LED矩阵显示的赛车小游戏,用按键控制游戏-LED matrix display using FPGA control racing game, with buttons to control the game
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:85.09kb
    • 提供者:刘昆仑
« 1 2 ... .70 .71 .72 .73 .74 3175.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭