资源列表
cordic_fpga
- 基于VHDL的FPGA设计，利用CORDIC IP核设计角度的正余弦算法。-Cosine algorithm VHDL based FPGA designs using CORDIC IP core design angles.
256M_sdram_OK
- 改自特权同学verilog语言写sdram测试程序；支持256M内存-verilog sdram
multiply_vhdl
- 用VHDL语言设计一款带进位的5位乘法器。-Design with VHDL into a 5-bit multiplier.
freq
- VHDL入门学习，基于FPGA的频率计设计-Getting started learning VHDL, FPGA-based frequency meter design
sdram_ov7670_rgb
- ov7670+sdram+vga显示的代码，用verilog写的 ，fpga开发时的参考资料-code ov7670+sdram+vga displayed with verilog written references when fpga development
mvhdl
- m序列发生器vhdl语言quartus2-m sequence generator vhdl language quartus2
9a801d06cc48
- 关于rel的编码，rel编码器的源程序代码以及分析，-About rel code, rel code source code and analysis
1
- verilog HDL文件 PS你们网站做的有点差。。。 verilog HDL文件 verilog HDL文件 verilog HDL文件 verilog HDL文件 -verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog
freq_k
- 基于basys2的频率计，可以生成三角波等波形，需要外接电路-Based basys2 frequency counter can generate triangular wave waveform, the need for external circuitry
AD7982
- 基于FPGA/CPLD的数据采集处理系统，应用芯片AD7982实现十八位高速数据采集，串行输出。基于VHDL语言的完整AD7982 的程序。-Based on FPGA/CPLD data acquisition and processing system, the application achieved eighteen chip AD7982 high-speed data acquisition, serial output. AD7982 is a complete VHDL lang
hdb3
- hdb3码编码器 基于fpga的hdb3码编码器 运行可行 并且已经在板子上调试过-hdb3 code
pcf8563
- pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示-pcf8563, written in quartusII VERILOG digital clock program, eight digital display