CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 3179.80 .81 .82 .83 .84 ... 4323 »
  1. qdq

    0下载:
  2. (1)用于竞赛强大的四人抢答器 (2)抢答开始后20秒倒计,倒计结束后无人抢答显示超时 (3)能显示抢答台号 (4)系统复位后进入抢答状态,能显示犯规警报-(1) is used to contest a powerful four Responder (2) to answer in 20 seconds after the start of countdown, countdown display time-out after no one to answer in (3) ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:686.38kb
    • 提供者:
  1. ktkzxt

    0下载:
  2. 利用有限状态机描述的空调控制系统,温度状态有过高、过低、正好三种状态,控制方式有升温和制冷两种;设计了温度传感装置-The use of finite state machine described in the air-conditioning control systems, temperature conditions are too high, too low, just three states, the control methods are two kinds of heating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:159.11kb
    • 提供者:
  1. czcjfxt

    0下载:
  2. 实现计费和显示的功能: (1)费用的计算 (2)里程,即汽车行驶里程 (3)等候时间 (4)费用-To achieve billing and display functions: (1) the cost of computing (2), mileage, or vehicle mileage (3) waiting time (4) Fees
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:516.87kb
    • 提供者:
  1. div_restore

    0下载:
  2. example about how to creat a dive method by VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.71kb
    • 提供者:son
  1. vga

    0下载:
  2. a code to display in VGA using VHDL lang
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.1kb
    • 提供者:yousif
  1. Verilog_Essential

    1下载:
  2. Verilog很不错的进阶书!看完后对数字模拟集成电路设计有个深入的认识!-This book is very important for a designer who wants to design a great digital circuits!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:69.23kb
    • 提供者:xiaowang
  1. div

    0下载:
  2. 二进制除法器,采用移位相减的方法实现,位数可调-The source code of a divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.03kb
    • 提供者:shengzc
  1. altera_up_avalon_character_lcd

    0下载:
  2. LCD例程 altera官方Verilog代码 详尽简单实用-LCD routines altera official Verilog code is simple and practical details
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:367.75kb
    • 提供者:柳春青
  1. altera_up_avalon_vga

    0下载:
  2. VGA altera官方例程Verilog代码 详细说明很好很实用-VGA altera detailed descr iption of the official routine Verilog code for a very good very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:720.14kb
    • 提供者:柳春青
  1. JTKZQ1

    0下载:
  2. 交通灯控制(VHDL)-Traffic Light Control (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:684.13kb
    • 提供者:阿甘
  1. altera_up_avalon_rs232

    0下载:
  2. altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:544.23kb
    • 提供者:柳春青
  1. alarmclock

    0下载:
  2. 数字时中(VHDL)-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:382.47kb
    • 提供者:阿甘
« 1 2 ... .74 .75 .76 .77 .78 3179.80 .81 .82 .83 .84 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭