CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 3175.76 .77 .78 .79 .80 ... 4323 »
  1. tankedazhan

    0下载:
  2. 坦克大战的演示程序 ,实现了基本的人机交互-Battle City demonstration program to achieve the basic human-computer interaction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:17.94kb
    • 提供者:shen
  1. license

    0下载:
  2. license modelsim xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:28.65kb
    • 提供者:elhaouari44
  1. vhdlexample

    0下载:
  2. vhdl的所有基本例子,对初学者很有帮助-vhdl all the basic examples, very helpful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.34mb
    • 提供者:fgr
  1. SOPC_EDA

    0下载:
  2. 讲述很多关于FPGA的些应用,非常有意义,值得收藏-Tells a lot about making more use of FPGA s very meaningful, worthwhile collection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.44mb
    • 提供者:wdw
  1. vga5

    0下载:
  2. VGA彩条发生器设计,可实现8条横、竖彩条和多彩棋盘格的显示。经过硬件测试,-VGA Color Bar Generator designed to achieve the eight horizontal, vertical color bars and colorful checkerboard display. After the hardware test,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:274.17kb
    • 提供者:wdw
  1. step_moto

    0下载:
  2. 实现步进电机的细分驱动和不细分驱动及选择。正反转,工作使能控制,在开发板上测试过,工作良好-Stepper motor to achieve sub-drive and do not subdivided driving and choice. Positive inversion, work to enable control board in the development of tested, working good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:386.64kb
    • 提供者:wdw
  1. dds

    0下载:
  2. dds信号发生器,硬件测试过,效果良好。文件包含整个fpga开发过程产生的所有文件-dds signal generator, the hardware tested to good effect. File contains the entire fpga development process of all documents generated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:226.62kb
    • 提供者:wdw
  1. direct_moto

    1下载:
  2. 基于FPGA的直流电机驱动,有32级速度选择,正反转和使能端。在硬件测试通过,效果良好-FPGA-based DC motor drive, there are 32 speed options, positive inversion, and enable end. On the hardware test results were very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:384.36kb
    • 提供者:wdw
  1. 4_1

    0下载:
  2. 4 选1 多路选择器-4 to 1 MUX ========
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:167.64kb
    • 提供者:彭红
  1. encoder3_8

    0下载:
  2. 三八译码器-38 decoder =================
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:129.79kb
    • 提供者:彭红
  1. f_adder

    0下载:
  2. 用VHDL语言写的全加器,比较简单-Written in VHDL language with the full-adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:48.54kb
    • 提供者:彭红
  1. shizhong4

    0下载:
  2. 用VHDL语言设计的24小时计数器,并在数码管上显示-VHDL language design with 24-hour counters, and digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:49.13kb
    • 提供者:彭红
« 1 2 ... .70 .71 .72 .73 .74 3175.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭