CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 3172.73 .74 .75 .76 .77 ... 4323 »
  1. mux41we

    0下载:
  2. 4:1 multiplexer using with select.. Test Bench included-4:1 multiplexer using with select.. Test Bench included..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:661byte
    • 提供者:harkirat
  1. 4_bit_parallel_add-sub

    0下载:
  2. 4 bit parallel add-sub with test bench.. in vhdl-4 bit parallel add-sub with test bench.. in vhdl..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:831byte
    • 提供者:harkirat
  1. WW

    0下载:
  2. 本程序就是一个简单的30秒倒计时....谢谢合作-xmncdjdkddd dsef
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:155.81kb
    • 提供者:蓝子
  1. lanqiu-30

    0下载:
  2. 30秒计时器,有0~30顺数计数,个位,十位分开写-30 miao ji shi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:765byte
    • 提供者:蓝子
  1. ldpc_decoder_802_3an_latest.tar

    1下载:
  2. 802.3an ldpc decoder verilog 源码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:864.32kb
    • 提供者:杨振飞
  1. OpCtrl

    1下载:
  2. 步进电机的转动控制程序,可用于变速,和编码器混合使用-Stepper motor rotation control program can be used for variable speed, and mixed use encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.41kb
    • 提供者:强强
  1. codedecoder

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:684byte
    • 提供者:科林
  1. interface

    0下载:
  2. 采用Cyclone EP1C3,VHDL程序算法实现了信号波形的实时采样并回放,同时能测量时域信号的频率,通过与MCU的8位并行接口,进行相互通信。-Using Cyclone EP1C3, VHDL program algorithm of the signal waveform of real-time sampling and playback at the same time capable of measuring the frequency of the signal in time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.53mb
    • 提供者:姚益武
  1. adder16

    0下载:
  2. adder16 16位加法器-adder16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:298.26kb
    • 提供者:fanpei
  1. adder2-bingxing

    0下载:
  2. 2位加法器并行操作-2adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:169.96kb
    • 提供者:fanpei
  1. myjiafa

    0下载:
  2. 用函数语句实现的加法器-adder-function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:249.76kb
    • 提供者:fanpei
  1. adder32

    0下载:
  2. 原理图输入法制作的32位加法器-adder32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:471.96kb
    • 提供者:fanpei
« 1 2 ... .67 .68 .69 .70 .71 3172.73 .74 .75 .76 .77 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭