CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 3182.83 .84 .85 .86 .87 ... 4323 »
  1. vhd4

    0下载:
  2. 用VHDL语言实现了FIFO_RAM,及先进先出储存器的实现。-Just like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:175.14kb
    • 提供者:chlong
  1. third

    0下载:
  2. 用VHDL语言实现了一个有符号除法的程序,用移位相减实现。-Just like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.32mb
    • 提供者:chlong
  1. vga controller vhdl de2

    0下载:
  2. vga vhdl altera de2 for vga screen
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-28
    • 文件大小:998byte
    • 提供者:mfactor
  1. tugas-1

    0下载:
  2. Coding VHDL Substractor adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:19.63kb
    • 提供者:akbar
  1. jitter_filter

    0下载:
  2. Verilog按键消抖程序,根据按键时间进行消抖-Verilog key debounce program, according to the key debounce time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:618byte
    • 提供者:liu changyou
  1. URAT-code

    0下载:
  2. 使用Verilog HDL语言编写的URAT接口代码,实现串行数据传输功能-UART of Verilog HDL code to realize serial communication functio by Simon of Shenzhen University.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1016byte
    • 提供者:Simon
  1. uart

    0下载:
  2. 这是一个8位串口收发数据的源码,每个模块都有详细的源码-This is an 8-bit serial data transceiver source, each module has a detailed source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.63kb
    • 提供者:吴超
  1. I2c

    0下载:
  2. 这是一个I2c源代码,通过数码管显示通信的数据-I2c which is a source code display by a digital data communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:吴超
  1. ly4638_I2Cdesign

    0下载:
  2. I2C协议的VHDL设计,利用I2C来实现温度传感器的显示并在FPGA上实现。-VHDL I2C protocol design, to achieve the display using I2C temperature sensor and implemented on FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.42mb
    • 提供者:刘洋
  1. Verilog_100exaples

    0下载:
  2. Verilog的100个经典设计实例,包括交通灯的设计代码,智能时钟的设计代码,各种加法器。乘法器的设计代码-100 classic Verilog design examples, including the traffic light design code, intelligent clock design code, a variety of adder. Multiplier code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:110.97kb
    • 提供者:钟朗朗
  1. vga_vhdl

    0下载:
  2. vga vhdl 语言编写的vga驱动代码在spartan3e开发板上通过-vga vhdl language vga driver code development board through the spartan3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:143.69kb
    • 提供者:徐沈
  1. VHDL_TFT-LCD_controler

    0下载:
  2. 超帅VHDL_TFT_LCD屏控制器的操作,简单易懂,已验证通过了-Operation super handsome VHDL_TFT_LCD screen controller, easy to understand, has been validated by the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:24.61mb
    • 提供者:钟朗朗
« 1 2 ... .77 .78 .79 .80 .81 3182.83 .84 .85 .86 .87 ... 4323 »
搜珍网 www.dssz.com