CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 3357.58 .59 .60 .61 .62 ... 4323 »
  1. risc32_datapath

    0下载:
  2. Risc - 32 Bit Datapath Only
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.29kb
    • 提供者:thannasantosh
  1. ldpc_encoder_10bit

    0下载:
  2. LDPC Encoder 10-Bit Parity Check
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:690byte
    • 提供者:thannasantosh
  1. PS2_Final

    0下载:
  2. nios ii with ps2 keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.09mb
    • 提供者:Thanh Minh Ha
  1. DongHo

    0下载:
  2. design a clock using KIT DE1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:671.21kb
    • 提供者:Thanh Minh Ha
  1. PS2_Kbd

    0下载:
  2. Communicate peripheral PS2 keyboard using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:111.86kb
    • 提供者:Thanh Minh Ha
  1. test_vga

    0下载:
  2. communicate vga of CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:283.23kb
    • 提供者:Thanh Minh Ha
  1. quet_led

    0下载:
  2. scan matrix led using CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:145.89kb
    • 提供者:Thanh Minh Ha
  1. jesd204

    0下载:
  2. Xilinx JESD204 CORE的顶层wrapper与仿真文件,实际与仿真测试通过-JESD204 CORE top-level wrapper file and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4.57kb
    • 提供者:李刚
  1. gtx_tb

    0下载:
  2. xilinx gtx core的仿真文件,以便更好地利用GTX-JESD204 CORE top-level wrapper file and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.35kb
    • 提供者:李刚
  1. GTX-experience

    0下载:
  2. GTX调试经验,对实现高速串行通信的朋友有一定的帮助-GTX debugging experience
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:10.38kb
    • 提供者:李刚
  1. counter_johnson

    0下载:
  2. 基于FPGA,CPLD嵌入式系统的Verilog语言,用于实现Johnson计数器。-base on the FPGA or DPLD,to complement the Johnson counter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:59.2kb
    • 提供者:詹胤
  1. RCA_CLA

    0下载:
  2. comparison between ripple carry adder and carry look ahead Adder. the saif files for dynamic power are included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:143.95kb
    • 提供者:Setareh
« 1 2 ... .52 .53 .54 .55 .56 3357.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com