CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3361.62 .63 .64 .65 .66 ... 4323 »
  1. xhlb

    0下载:
  2. 数字信号的滤波电路VHDL描述,用于对输入的信号进行数字滤波-Digital signal filter circuit described in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.4kb
    • 提供者:zss
  1. CPU

    0下载:
  2. 运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括:取指模块,译码模块,执行模块,访存模块,写回模块,寄存器组模块,控制相关检测模块,Forwarding模块。该CPU在TEC-CA实验平台上运行,并且通过Debugcontroller软件进行单步调试,实验表明,该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:802.99kb
    • 提供者:wang
  1. lcd_drv

    0下载:
  2. LCD driver for 2-lines LCD displays with controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.01kb
    • 提供者:Juanjo
  1. uart_fifo_cpu_if_sv_testbench_latest.tar

    0下载:
  2. Serial UART with byte wide register interface for control/status, data, and baud rate.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7.58kb
    • 提供者:Juanjo
  1. uart16750_latest.tar

    0下载:
  2. Implements a synthesizable 16550/16750 UART core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:134.11kb
    • 提供者:Juanjo
  1. SPI_Ctrl

    0下载:
  2. SPI通信接口,支持长度变化,支持外部控制-SPI controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:169.28kb
    • 提供者:flylucas
  1. Encoder_Counter

    0下载:
  2. Encoder_counter DC Moter
  3. 所属分类:VHDL-FPGA-Verilog

  1. stopwatch9_02-_2---worked

    0下载:
  2. 一个基于DE1开发板制作的秒表,拥有启动,暂停,停止功能 内置寄存器,可以在计时是存储显示当前时间-DE1 development board based on the production of a stopwatch with start, pause, stop, features built-in registers that can be stored in the timing display the current time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:912.57kb
    • 提供者:焱斐然
  1. ps2_keyboard

    0下载:
  2. PS2 keyborad键盘扫描模块 可以实现FPGA的PS2通讯-PS2 keyborad keyboard scanning module can be implemented on FPGA PS2 newsletter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:25.52kb
    • 提供者:焱斐然
  1. pidviaVhdl

    0下载:
  2. VHDL实现PID发动机转速控制,内置程序说明,一目了然-VHDL realize PID control engine speed, built-in program instructions at a glance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.34kb
    • 提供者:焱斐然
  1. Calculator

    0下载:
  2. VHDL计算器,涉及PS2输入,VGA视频输出,加法器,BCD转化。可以通过研究代码学习以上知识-VHDL calculator, involving PS2 input, VGA video output, the adder, BCD transformation. You can learn more knowledge through research code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.42mb
    • 提供者:焱斐然
  1. interrupt

    1下载:
  2. 在atlys型号开发板上开发中断处理程序,用microblaze做处理器,两个GPIO作为外设,一个GPIO连接按键作为中断源,另外一个GPIO连接led外设,熟悉中断的处理流程。-Model development board developed in atlys interrupt handler do with microblaze processor, two GPIO as a peripheral, a GPIO connection button as an interrupt s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.05mb
    • 提供者:wang
« 1 2 ... .56 .57 .58 .59 .60 3361.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭