CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 3357.58 .59 .60 .61 .62 ... 4323 »
  1. MUART

    0下载:
  2. the transmitter and receiver modules for serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.18kb
    • 提供者:joseph
  1. singlecycleMIPS-lite

    0下载:
  2. mips processor——32bit-mips processor- 32bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.18kb
    • 提供者:李忠元
  1. vga_dis

    0下载:
  2. 这个程序主要用于vga显示,可以在显示器上显示波形-it is very good for vga display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4.18kb
    • 提供者:eric
  1. cf_interface

    0下载:
  2. verilog 语言描述的CF卡接口,能正常读写的-Verilog module for CF card interface.It was test OK!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.18kb
    • 提供者:zhaoboqiang
  1. sdram

    0下载:
  2. 一些实用的sdramVHDL编程源码,对算法编程有借鉴意思,可以提供参考。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.18kb
    • 提供者:胡清泉
  1. fifo_config

    0下载:
  2. This the fifo made fot Xilinx, spartan 3-This is the fifo made fot Xilinx, spartan 3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.18kb
    • 提供者:Petr
  1. Brent_kung_adder

    0下载:
  2. Brent_kung_adder to add 8 bit input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.18kb
    • 提供者:ganesh
  1. vhdl--based-ontesebench

    0下载:
  2. modelsim环境基于vhdl语言tesebench书写-vhdl modelsim environment based on written language tesebench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.18kb
    • 提供者:施勇
  1. NMEA0803ProtocolAnalysis

    0下载:
  2. GPS主流协议——NMEA0803协议解析,输出时间,经度,维度,海拔,速度等信息-GPS mainstream protocol- NMEA0803 protocol analysis, output time, longitude, dimension, altitude, speed and other information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.18kb
    • 提供者:feifei
  1. GLCD

    0下载:
  2. LCD驱动,16位数据线,不是总线驱动的,驱动芯片为9320-LCD drive, 16 data line, not the bus driver, drive chip for 9320
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.18kb
    • 提供者:lele
  1. pid_controler

    0下载:
  2. pid controller to give your experieces that builds your controller in your system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.17kb
    • 提供者:ad
  1. electronic-clock-can-chime-tone

    0下载:
  2. 这是用VHDL语言编写的可报时调时电子钟(源代码)-This is the electronic clock chime tone when using VHDL language (source code)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.17kb
    • 提供者:James
« 1 2 ... .52 .53 .54 .55 .56 3357.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭