资源列表
chessboard_vga
- Chessboard Pattern using Spartan 3e
parallel_flash_memory_uart_programmer
- for intel parallel flash acce-for intel parallel flash access
MYCRC
- 由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
Verilog
- 实现对文本的检测，实现关键字的过滤，开发工具 ISE14.1以上
lcd1602
- lcd1602 介绍LCD1602显示控制的建模 包括分频、控制程序-lcd1602 describes LCD1602 display control modeling, including frequency, control program
UARTCODE
- 一个有关于UART开发的自己的一个VHDL代码-A UART has developed its own about a VHDL code
Mold-sixty-counter
- 基于FPGA的模六十计数器设计。在xilinx上运行。-FPGA-based design mold sixty counter. Runs on xilinx.
crc
- crc校验，是用于编码中的一种校验方法，这是书本中学习的方法-crc check is a check for the encoding method, which is the method book to learn
helloworld-ce
- Tensilica开发平台实例，此工程项目文件可用Xtensa软件打开。
eeprom_out
- vhdl code for card pci to fpga
vhdlsource
- 用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
7-voting
- 7人表决器，可以实现7人当中有4人同意即通过的功能-7 voting