资源列表
fpga
- 基于FPGA实现的模拟8选一中方波的实现，该软件体积小-FPGA-based simulation of 8 election for a wave of realization of China, the small software
SimpleBehavioralSRAMModel
- HC164用来驱动数码管以及LED指示灯，动态扫描数码管的是利用视觉暂留的特性进行显 示景物引起人的视觉印象，在景物消失后还能在视网膜上保持0。1秒的时间叫做视觉暂 留。可以将数据刷新速率可以为10Hz(0.1s)，同时我们需要对四位数据进行扫描，因此 数据刷新速率最低应该为10Hz×4。最高可以为50MHz(HC164可以工作在50－175MHz)。 根据实际情况我们可以定为 762.939453125 = 50MHz因此接口处led,seg_value,dot数据的变化速率最
adc
- communication spi adc for spartan 3e
LCD_CALENDER
- 在12232液晶屏上显示当前的日期、时间及星期。按键A为日期、时间和星期 * * 切换按键-12232 LCD screen displays the current date, time and day of the week. A key date, time and day of the week* Switch button
hanmingcode
- 包含汉明码的编码和解码的程序和测试程序，连接程序和连接测试程序。在modelsim仿真通过。-include hanmingencode and hanminglecode
sdram_0
- SDRAM的Verilog HDL程序，适合DE2开发板，和TRDB-LCM显示器，很好哦
FPGA_12864
- FPGA控制12864LCD液晶的Verilog程序，例子简单，程序精简，很好的资料。-FPGA to control the Verilog program 12864LCD LCD, for example, streamline procedures, good information.
LCD1602
- LCD Driver 2Line X 16
ante
- 智能天线自适应LMS算法，假设具有4个天线阵元。
除法器的设计本文所采用的除法原理
- 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。-Divider design used in this paper, the p
hdb3
- hdb3码编码器 基于fpga的hdb3码编码器 运行可行 并且已经在板子上调试过-hdb3 code
part1
- part1 lab2 vhdl altera