CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 3353.54 .55 .56 .57 .58 ... 4323 »
  1. wgy_o1

    0下载:
  2. 抗干扰接收机程序,包括解调与抗干扰算法-Anti-jamming receiver program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:24.32mb
    • 提供者:郝梁
  1. New-Folder-(2)

    0下载:
  2. UART communication on SPARTAN 6 it contains tx and rx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.16kb
    • 提供者:PADDU
  1. 1

    0下载:
  2. Verilog语言编写的电话计费器程序-Telephone billing program written in Verilog language!!!!!!!!!!!!!!!!!!! !!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:15.8kb
    • 提供者:望奎
  1. 11

    0下载:
  2. 用verilog编写的带同步清0、同步置1 的D 触发器;带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set JK trigger 1!!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:516.97kb
    • 提供者:望奎
  1. test6_timer

    0下载:
  2. 这是有Quartus II和Nios II共同协作完成的基于FPGA的异步电机矢量控制系统,里面包含定时器,LCD显示,温度检测等内容-This is the Quartus II and Nios II work together to complete induction motor vector control system based on FPGA, contains a timer, LCD display, temperature detection, etc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:19.06mb
    • 提供者:hurongxueyue
  1. SDRAM

    0下载:
  2. verilog编写的SDRAM实验,有串口调试助手和相关资料-Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.6mb
    • 提供者:网速卡
  1. 1

    0下载:
  2. verilog编写的11阶FIR数字滤波器-The 11 order FIR digital filter Verilog prepared!!!!!!!!!!!!!!!!!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:666.34kb
    • 提供者:网速卡
  1. 33

    0下载:
  2. verilog编写的自动售饮料机-Verilog prepared beverage vending machines!!!!!!!!!!!!!!!!!!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:201.44kb
    • 提供者:网速卡
  1. ledBanner

    0下载:
  2. This a verilog code for ledbanner. Ledbanner uses Seven segment display and will shift number display 0 up until 9 or vice versa. It is done through the use of clock input, reset botton and the direction botton. when the botton is unpressed, 0 - 9 wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.22kb
    • 提供者:renmica
  1. I2CReadWrite

    0下载:
  2. verilog IIC 读写例程,非常好用-verilog IIC read write it very good code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.95mb
    • 提供者:hsj
  1. LCDdisplayforVHDL

    0下载:
  2. 非常好的,LCD显示,项目中用到,主频达40M-lcd display for vhdl ,it is good code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:549.67kb
    • 提供者:hsj
  1. serialSend

    0下载:
  2. VHDL 串口发送例程,非常值得学习的东西-VHDL serial port to send routine, something worth learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:408.09kb
    • 提供者:hsj
« 1 2 ... .48 .49 .50 .51 .52 3353.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com