CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 3738.39 .40 .41 .42 .43 ... 4323 »
  1. SPI_TEST

    0下载:
  2. verilog SPI 读写时序,测试验证OK.-SPI Verilog Code, Master and Slaver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.61mb
    • 提供者:zhufull
  1. Projekt7_GenericMultiplexer

    0下载:
  2. Simple Generic Multiplexer in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:541.44kb
    • 提供者:Mike
  1. eight_bit_spi

    0下载:
  2. Interface for SPI bus words 8bits with availability to loop the exchange
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.79kb
    • 提供者:jbonneau
  1. DSP-IN-FPGA

    0下载:
  2. 何宾所著的关于FPGA用于实现DSP的设计方法与原理,非常详细,对初学者帮助很大 -He Bin on the FPGA used to achieve the DSP design methods and principles, very detailed, great help for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:38.97mb
    • 提供者:冰兵
  1. detector_vhdl_sources

    0下载:
  2. this a vhdl code for the generation of an hyperchaotique systeme lorenz systeme-this is a vhdl code for the generation of an hyperchaotique systeme lorenz systeme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:27.64kb
    • 提供者:Sid Ahmed
  1. StepperMotor_control_follow

    0下载:
  2. 本源码是基于FPGA来控制步进电机运行上位机发出的精确步数,并能够实时跟踪步进电机行进的位置,通过UART接口与上位机进行串口通信。-The source code is based on FPGA to control the stepper motor running the host computer to send the exact number of steps, and can track the location of the stepper motor in real time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.27mb
    • 提供者:Chen
  1. LED

    0下载:
  2. LED显示程序,FPGA实现流水灯的显示效果。是入门的好方法。-LED Display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:207.71kb
    • 提供者:robin
  1. Adder

    0下载:
  2. 采用HDL语言实现加法操作,可以作为入门的实验例程。-the adder is design by HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:129.05kb
    • 提供者:robin
  1. Counter

    0下载:
  2. 采用HDL语言,实现计数器的功能,这个在程序设计中很常见。-The counter is design by HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:296.31kb
    • 提供者:robin
  1. Bell

    0下载:
  2. 这个是一个驱动蜂鸣器的实验,采用HDL语言编程实现。-The bell code is design by HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:503.46kb
    • 提供者:robin
  1. CANBus_design

    0下载:
  2. CAN总线代码,除了opencore上的ip核之外,主要是原创的配置CAN核和数据采集传输部分-CAN bus code, in addition to the ip nuclear opencore on the original configuration of CAN main nuclear data acquisition and transmission section
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:111.6kb
    • 提供者:李阔
  1. matlab_for_FPGA_mif_coe

    0下载:
  2. 利用matlab生成sin、cos、sinc和insert等mif文件-Using matlab to generate a variety of mif file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:100.5kb
    • 提供者:leixiaoqiang
« 1 2 ... .33 .34 .35 .36 .37 3738.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com