CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 2767.68 .69 .70 .71 .72 ... 4323 »
  1. Books

    0下载:
  2. This book emphasises on the concept of C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.2mb
    • 提供者:iki
  1. cn

    0下载:
  2. Multiprogramming winder river
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:24.29mb
    • 提供者:tatiana
  1. Binary.code.Gray.code.converter

    0下载:
  2. 二进制码格雷码转换器 进行二进制码格雷码转换,vhdl,QuartusⅡ-Binary code Gray code converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:24.9kb
    • 提供者:duopk
  1. LED.Control

    0下载:
  2. 发光二极管控制 利用LP-2900实验仪Altera模块上的PLD器件,以“流水灯”形式点亮A区的L1~L12共12个发光二极管,即使这12个发光二极管周期性地按照1秒的间隔从左向右依次循环点亮。要求用VHDL语言实现。仿真出控制12位发光二极管依次循环点亮的波形。-LED Control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:29.59kb
    • 提供者:duopk
  1. Digital.display

    0下载:
  2. 数码管显示 数码管扫描显示 用 VHDL硬件描述语言进行数字系统设计 -Digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:153.24kb
    • 提供者:duopk
  1. LED.dot.matrix.display

    0下载:
  2. LED点阵显示器 利用LP-2900实验仪Altera模块上的PLD器件,编写VHDL程序,设计一个扫描控制电路,在H区的8*8型LED点阵上实现点阵的逐点显示,扫描显示的顺序是光点从左上角像素点开始,终止于右下角像素点,然后周而复始地重复运行下去。扫描全部区域大概所需时间为13s。-LED dot matrix display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:78.91kb
    • 提供者:duopk
  1. The.design.of.the.voting.machine

    0下载:
  2. 表决器的设计 设计一个三人的表决器,其中有二人以上同意则投票通过。演示结合实验箱上A区、J区的LED及按键。工作过程如下:带锁的按键按下时,按键上的灯亮表示投票同意;按键松开时,灯熄灭表示投票反对;SW1-SW3这三个按键是3人的投票键,L1灯亮表示投票通过,且蜂鸣器响;L1灯熄灭表示投票未通过,且蜂鸣器不响。利用原理图和VHDL编程相结合的方法来实现-The design of the voting machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:34.9kb
    • 提供者:duopk
  1. 12864LCD

    0下载:
  2. 12864点阵使用说明,寄存器的详细介绍。 希望对有志于该设备开发的人有用。-12864 dot matrix instructions, register details. Want to interested in the development of the device were useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:467.66kb
    • 提供者:
  1. bcd_to_7segmentos

    0下载:
  2. bcd to 7 segments display tested on xboard xilinx, all code developed on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:588.39kb
    • 提供者:carlos
  1. 4bits_adder

    0下载:
  2. 4 bit adder writen in vhdl with simulation, schematic and tested on x board xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:295.49kb
    • 提供者:carlos
  1. ym

    0下载:
  2. 3/8译码器 3/8译码器 3/8译码器 -3/8 decoder 3/8 decoder 3/8 decoder 3/8 decoder 3/8 decoder 3/8 Decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:69.8kb
    • 提供者:杨明
  1. clock

    0下载:
  2. 多功能数字钟,、在Quartus 2环境中编译通过; 4、仿真通过并得到正确的波形; 5、给出相应的设计报告 -clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.77mb
    • 提供者:戎江霁
« 1 2 ... .62 .63 .64 .65 .66 2767.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com