CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 2849.50 .51 .52 .53 .54 ... 4323 »
  1. predistortion

    0下载:
  2. WCDMA数字直放站中数字预失真研究的框架和其FPGA实现-Digital Repeater WCDMA digital pre-distortion of the framework and its FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.19mb
    • 提供者:张笑梅
  1. xiaomei2

    0下载:
  2. 功放线性化的基带数字预失真方案及其测量电路的实现-Power amplifier linearization with digital pre-distortion based program and its implementation of the measuring circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:424.24kb
    • 提供者:张笑梅
  1. xiaomei3

    0下载:
  2. 介绍了无记忆高功率放大器的非线性特性和常见的各种线性化技术,重点研究了基带查找表法预失真技术,对其进行了FPGA实现-Introduces memoryless nonlinear characteristics of high power amplifier and the common variety of linearization techniques, focus on the base-band pre-distortion lookup table method, techniqu
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-06
    • 文件大小:1.37mb
    • 提供者:张笑梅
  1. 00

    0下载:
  2. 用VHDL语言调用IP核,在ISE中实现三角波-VHDL IP core with the realization of the triangular wave is called
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.33kb
    • 提供者:张博奇
  1. waveletfj_example

    0下载:
  2. 完成一维小波变换一级分解。此文件包含小波变换的mallat算法,经测试完全正确。-Completed a one-dimensional wavelet transform decomposition. This file contains the mallat wavelet transform algorithm, the test is correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.49mb
    • 提供者:羽凡
  1. fj2j_example

    0下载:
  2. 实现小波变换mallat算法2层分解,经测试完全正确。-Mallat implementation of wavelet transform decomposition algorithm for layer 2, the test is correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.35mb
    • 提供者:羽凡
  1. 5

    0下载:
  2. VHDL语言的基础教程 对学习VHDL语言很有帮助的资料的 -VHDL, VHDL based tutorial to learn the language of information helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:244.89kb
    • 提供者:赵香桂
  1. versatile_fifo_latest.tar

    0下载:
  2. 用16*8 RAM实现一个同步先进先出(FIFO)队列设计。由写使能端控制该数据流的写入FIFO,并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。-versatile_fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.24mb
    • 提供者:陈亮
  1. Verilog_HDL

    0下载:
  2. 一些程序,希望好大家好好看看,很简单,促学者-chengc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:16.34kb
    • 提供者:草人
  1. dds--FPGA

    0下载:
  2. 基于fpga的dds实现,对应东南大学的ESD试验箱-fpga dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:366.9kb
    • 提供者:郑奎
  1. LDPC

    0下载:
  2. VLSI LDPC Soft bit flipping decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:249.48kb
    • 提供者:vijay
  1. VerilogTutorial_testbench

    0下载:
  2. guide about verilog_testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.06mb
    • 提供者:tuoi
« 1 2 ... .44 .45 .46 .47 .48 2849.50 .51 .52 .53 .54 ... 4323 »
搜珍网 www.dssz.com