CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 2853.54 .55 .56 .57 .58 ... 4323 »
  1. BatForTanita

    0下载:
  2. 用自制的阻抗测量仪和自行研究的脂肪测量公式,测量人体脂肪含量,并和标准的TANITA脂肪测量仪进行比较,分析误差-TANITA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-25
    • 文件大小:69kb
    • 提供者:Geman
  1. FPGAverilogcode

    0下载:
  2. verilog的学习很重要的教程,有很大的好处。-verilog tutorial learning is important, a great advantage.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:127.1kb
    • 提供者:ethan
  1. VerilogHDLdesign

    0下载:
  2. verilog的学习很重要的教程,有很大的好处。-verilog tutorial learning is important, a great advantage.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:77.99kb
    • 提供者:ethan
  1. RTL

    0下载:
  2. verilog的学习很重要的教程,有很大的好处。-verilog tutorial learning is important, a great advantage.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:865.78kb
    • 提供者:ethan
  1. GPIO

    0下载:
  2. 基于Verilog描述语言的通用GPIO设计与实现 并通过硬件仿真平台验证,保证可用-a descr iption of GPIO based on GPIO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:203.87kb
    • 提供者:hhj
  1. dll_good_2137

    0下载:
  2. Delay locked loop Exmples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:24.99kb
    • 提供者:Sudarsan
  1. FPGAOFDM

    0下载:
  2. 频偏校正算法的FPGA实现源码,相信对大家很有帮助。-Viterbi algorithm for FPGA implementation source code, I believe very helpful to everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.6mb
    • 提供者:王强
  1. Modelsim6.6cuserdocument

    0下载:
  2. 资料是关于最新Modelsim6.6c使用说明。是从Modelsim官网上面下载的。-Information about the latest Modelsim6.6c instructions. Modelsim official line from the surface of the download.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.54mb
    • 提供者:张沙
  1. 123

    0下载:
  2. FPAG 定制基于Avalon总线的用户外设实验-Avalon-based user customized peripheral bus experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:10.36kb
    • 提供者:張三
  1. paobiao

    0下载:
  2. 该程序是用verilog语言实现的数字跑表功能,其中分为计数模块与数码管显示模块。-The program is verilog language digital stopwatch function, which is divided into counting module with digital display module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.01kb
    • 提供者:柳庆勇
  1. LED

    0下载:
  2. led数字钟实现时、分计时大学法规定地方官方宣传大概-led clockadasdasdcdgh吃饭不构成vbn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:7.7kb
    • 提供者:liuguidfg
  1. CPU

    0下载:
  2. 实现简单的cpu功能,包括函数的运算,方便简单-Cpu functions to achieve simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:302.83kb
    • 提供者:殷正直
« 1 2 ... .48 .49 .50 .51 .52 2853.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com