CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 2934.35 .36 .37 .38 .39 ... 4323 »
  1. NIOSIIREV[1].0.2

    0下载:
  2. 一个很不错的学习FPGA NIOSII学习资料-A very good learning materials learning FPGA NIOSII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.08mb
    • 提供者:liuxinjiang
  1. m7000

    0下载:
  2. m7000是FPGA的一种主要的芯片,该文比较适合初学者阅读-m7000
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:779.71kb
    • 提供者:wenwen
  1. answermachine5

    0下载:
  2. 这次设计的抢答器主要四部分组成,由优先编码器,寄存器和译码器组成的抢答电路,十进制计数器组成的倒计时电路,555定时器组成的秒脉冲发生器,十六进制计数器组成的计数器。-The design of the Responder mainly of four parts, by the priority encoder, register, and the composition of the answer in the decoder circuit, consisting of decimal c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:304.04kb
    • 提供者:小王珊珊
  1. 20FIRfilterwithCSD

    0下载:
  2. 20阶FIR滤波器,用CSD编码对参数进行了设计-20-order FIR filter with CSD coding of the design parameters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.62kb
    • 提供者:zhuhui
  1. 20FIRFilterDecimal

    0下载:
  2. 20阶FIR数字滤波器,参数没有进行倍数扩大,参数经过CSD编码处理-20-order FIR digital filter, the parameter no multiple expansion, parameter encoding process after CSD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.96kb
    • 提供者:zhuhui
  1. DualPortRAM

    0下载:
  2. 此程序是Verilog HDL语言读写RAM的程序希望大家有用-This is Verilog HDL Promang
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.46mb
    • 提供者:赵书俊
  1. 51SCMTutorial

    0下载:
  2. 《精彩51单片机教程》适合初学者,很难得-" Discover the 51 SCM Guide" for beginners, very rare
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1003.57kb
    • 提供者:张一一
  1. 8051_IP

    0下载:
  2. 基于8051单片机IP软核的优化设计及应用研究-805IPsoftcorebasedonOptimaDesignandApplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.74mb
    • 提供者:hahaha
  1. fre

    0下载:
  2. 可以实现测频,绝对好用,希望大家积极下载-it can realize the function of measure the frequency ,very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:上关蓝乡
  1. shuzizhong_VHDL

    0下载:
  2. 用VHDL语言写了数字钟程序,并用数码管显示,经过硬件调试可行-timer clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:625.45kb
    • 提供者:cc
  1. PS2

    0下载:
  2. 用VHDL语言写了PS2键盘的程序,经调试正常使用,是一个不错的模块-PS2 VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:338kb
    • 提供者:cc
  1. UARTVHDL

    0下载:
  2. VHDL语言写了uart接收单片机发送数据的程序,并用数码管显示96-VHDL uart fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:341.44kb
    • 提供者:cc
« 1 2 ... .29 .30 .31 .32 .33 2934.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com