资源列表
fifo
- 先进先出存储器的接口设计，采用VHDL语言-FIFO memory interface design, using VHDL language
hash
- 基于伽罗瓦域的ghash核，用于GCM。其中，128位伽罗瓦域乘法器使用的是多项式算法。经验证，可综合，供参考。-Galois field based on the nuclear ghash
mqst
- 用Verilog HDL编程实现曼切斯特编码器的功能，程序结构简单，仿真后波形延时这方面也进行了相关的优化-verilog HDL
gg
- FPGA实现基带成型滤波器，升余弦滚降系数，多进制调制-FPGA
quartusii
- 本文档介绍quartus2的使用过程，是初学的入门的好参考资料-quartus
clock2
- this is a sourcecode for a digital clock
fsm
- 由于工作原因，需要开发一套有限状态机框架，在此和大家分享一下源代码。-FSM（Finite State Machine） framework
DA
- 基于FPGA的D/A转换源代码，实现DA转换-FPGA-based D/A converter source code, to achieve DA conversion
seqdet_vm
- 在verilog下连续输入1和0，当输入为10010时输出为1，是初学者练习用的-In verilog continuous input 1 and 0, when the input is 10010 to 1 when the output is used for beginners to practice
XIN
- 一个比较小的电子密码锁的程序的一段 是基于vhdl的状态机-A relatively small electronic lock a section of the program is based on state machine vhdl
a_compare_with_b_vm
- 用Verilog描述了一个比较器,输入a和b，当a>b时，输出为a，反之，输出为b-descr iption a comparator by Verilog , the input a and b, when a> b, the output is a, the other hand, the output is b
AD_CONTROLLER
- 上面的VHDL代码是用来控制AD7890读写的模块，编译通过，很有用的哦！-AD67890 control reader module