CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 2934.35 .36 .37 .38 .39 ... 4323 »
  1. designofPC

    0下载:
  2. 单片机设计 基于PC机的电子琴设计 要使扬声器发出不同的音调,就得输入不同频率的波形。通过给8253定时/计数器装入不同的计数值,可以使其输出不同频率的方波。经过放大器的放大作用,便可驱动扬声器发出不同的音调,只要插入一段延时程序之后,再将扬声器切断,音调的声音就可以持续一端时间。-Single-chip design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:18.7kb
    • 提供者:文枫
  1. compare4

    0下载:
  2. 这是一个4位比较器的程序,利用VHDL语言运用在FPGA等硬件上-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:18.69kb
    • 提供者:yigezi
  1. i2ctest

    0下载:
  2. I2C代码描述! I2C代码描述!-I2C code descr iption!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:18.69kb
    • 提供者:luke
  1. ziliao

    0下载:
  2. 很大的数类,可以实现加减乘除取余数等等。很大的数类,可以实现加减乘除取余数-BigNumber class
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:18.67kb
    • 提供者:凯狗
  1. CPU

    0下载:
  2. VHDL16位cpu,能实现加减法移动等指令-vhdl 16 cpu,include add,sub,move and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18.67kb
    • 提供者:王军
  1. i2c

    0下载:
  2. i2c verilog描述 商用级别 可直接用于芯片设计/fpga设计-i2c slave verilog code, full tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:18.67kb
    • 提供者:sdwsh
  1. New-Folder

    0下载:
  2. vhdl code for sd ram.contents the vhdl documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18.66kb
    • 提供者:subha
  1. DDS_yuzhi02

    0下载:
  2. DDS设计中用于预置频率,有10位数字键盘以及确认键和清零重置键.通过小键盘给DDS预置频率。DDS为AD9851构成。-Preset frequencies used for the design of DDS, there are 10 key numeric keypad and confirm the reset button and clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:18.66kb
    • 提供者:yang
  1. THE_FUNDAMENTALS_OF_CURRENT_SENSE_TRANSFORMER_DES

    0下载:
  2. Ebook THE FUNDAMENTALS OF CURRENT SENSE TRANSFORMER DESIGN
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:18.66kb
    • 提供者:Zielpunkt
  1. traffic-light-design-report

    0下载:
  2. 交通灯实验报告,内含代码以及详细介绍,容易实现以及理解-The traffic lights experiment report, contains the code and detailed introduction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:18.66kb
    • 提供者:chenhenhao
  1. VHDL-130example

    0下载:
  2. 收集的130例的Verilog语言设计实例,真心奉献,大家一定要努力学习,共同进步。-Collected 130 cases of Verilog language design example of genuine devotion, we must strive to learning and common progress.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:18.65kb
    • 提供者:一只龙
  1. dd

    0下载:
  2. Digital Delay using Verilog (The program is wrrong I ll upload the right one soon)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:18.65kb
    • 提供者:Ram
« 1 2 ... .29 .30 .31 .32 .33 2934.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com