CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 2939.40 .41 .42 .43 .44 ... 4323 »
  1. ISP1362

    0下载:
  2. source code for ISP 1362
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:18.2kb
    • 提供者:bibin
  1. MIPS_cpu_verilog

    0下载:
  2. 带流水线的类MIPS CPU verilog源代码-With lines of class MIPS CPU verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:18.19kb
    • 提供者:王垚
  1. ISP1362

    0下载:
  2. 友晶公司的开发源代码,使用起来比较方便,学习FPGA的都会用到-Terasic development source code, it was easier to use, will be used for learning FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:18.19kb
    • 提供者:llwww
  1. i28f128p30

    0下载:
  2. Intel Strata Flash Memory (P30)接口控制器的VHDL源代码-Intel Strata Flash Memory (P30) interface controller of the VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:18.18kb
    • 提供者:wangyu
  1. UART

    0下载:
  2. this is a useful uart_vhdl source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:18.18kb
    • 提供者:lizhibin
  1. UART

    0下载:
  2. 是使用ISE实现UART通信功能,可以提高你的FPGA能力。-Is to use the ISE implementation UART communication can improve the ability of your FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:18.17kb
    • 提供者:dengfeng
  1. NTSC_CPLD

    0下载:
  2. NTSC_CPLD fpga display ntsc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:18.17kb
    • 提供者:Yak
  1. 20051113130721803

    0下载:
  2. USB-BLASTER原理图,用于Altera可编程芯片的下载-USB-BLASTER schematics, Altera programmable chips for download
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:18.15kb
    • 提供者:天天
  1. EDA_2_2

    0下载:
  2. 键盘扫描,可识别按键,单位显示,但无防抖-Keyboard scanning, can identify keys, display unit, without stabilization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:18.15kb
    • 提供者:姬成
  1. fpga_displayer

    0下载:
  2. 用FPGA实现的LCD现实代码,TFT lcd Controller难得资料,下载不下载由你?-FPGA Implementation of LCD with real code, TFT lcd Controller valuable information, downloads do not download to you?
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:18.14kb
    • 提供者:林显
  1. alu

    0下载:
  2. 四级流水ALU,能够完成加减乘除开方以及逻辑运算-4 pipeline ALU,which can add,minus,multiply,divide and rooting operation.What s more,it can do logic operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:18.12kb
    • 提供者:Jim
  1. reg4b

    0下载:
  2. 这是一个4位的锁存器 一般适用于4位十进制计数器上-This is a 4-bit latch generally apply to 4-bit decimal counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:18.12kb
    • 提供者:朱迁虎
« 1 2 ... .34 .35 .36 .37 .38 2939.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com