CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .38 .39 .40 .41 .42 2943.44 .45 .46 .47 .48 ... 4323 »
  1. vga_hex_disp.rar

    0下载:
  2. 该项目可在VGA显示器上显示RAM或ROM中的十六进制数据,使用VerilogHDL语言编写,在QuartusII开发环境下验证。,The Project displays the content of memory cells in the form of hexadecimal numbers. It uses RAM and ROM memory modules available through special functions. This is why before compilin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:17.98kb
    • 提供者:submars
  1. 8b10b_Decoder

    2下载:
  2. 应用VHDL设计的8b10b解码器源文件,实现高速的串行数据传输。-application VHDL design 8b10b decoder source, the realization of high-speed serial data transmission.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.96kb
    • 提供者:taitango
  1. VHDLdesign

    2下载:
  2. EDA课程设计,包含源码和文档说明,实现秒表计数和闹钟功能,使用VHDL语言编写 已完成功能 1. 完成时/分/秒的依次显示并正确计数,利用六位数码管显示; 2. 时/分/秒各段个位满10正确进位,秒/分能做到满60向前进位,有系统时间清零功能; 3. 定时器:实现整点报时,通过扬声器发出高低报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 闹钟:实现分/时闹钟设置,在时钟到达设定时间时通过扬声器响铃。有静音模式
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.95kb
    • 提供者:liuxin
  1. adf4156

    0下载:
  2. ADF4108芯片控制软件,具有扫频功能.非常好用.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.95kb
    • 提供者:战士林
  1. alarm-clock

    0下载:
  2. 该代码用VHDL实现了闹钟的定时和提醒功能。里面包含四部分代码,分别实现了60,30,2分频;键盘控制;外围控制;用quartus2软件就可以打开,压缩包中附有四个代码的仿真结果。-The VHDL code used to achieve the alarm clock to remind the timing and function. Code which contains four parts, namely a frequency 60,30,2 keyboard control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:17.95kb
    • 提供者:杨帆
  1. pwm_avalon_interface.rar

    0下载:
  2. 这是一个完整的pwm ip 核,可在sopc中实例化该核,下载即可用,绝对好使。,This is a complete nuclear pwm ip can be instantiated in SOPC in the nuclear, you can download, and absolutely so.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:17.94kb
    • 提供者:lizhiqiang
  1. tankedazhan

    0下载:
  2. 坦克大战的演示程序 ,实现了基本的人机交互-Battle City demonstration program to achieve the basic human-computer interaction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:17.94kb
    • 提供者:shen
  1. div(FLP).rar

    0下载:
  2. 是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除,Nios II processors are customized instruction under a 32-bit floating-point divider can be two format IEEE 754 value division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:17.93kb
    • 提供者:TTJ
  1. XMODEM.ZIP

    0下载:
  2. As we can see the highest percentage of students was successful at in/on theirs their3 English exams (49.6 boys and 65.2 girls). An equal number (48.1 boys and 50.9 girls) passed Math -As we can see the highest percentage of students was successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:17.92kb
    • 提供者:shcherbina
  1. max

    0下载:
  2. 这是一个在MAX+plus上面的计数器仿真图,基于FPGA的仿真。-This is a counter above the MAX+ plus simulation map, FPGA-based simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:17.91kb
    • 提供者:王天刚
  1. I2C核的设计

    0下载:
  2. 一个基于Verilog 的I2C总线的设计,希望对大家有用
  3. 所属分类:VHDL编程

    • 发布日期:2008-11-29
    • 文件大小:17.9kb
    • 提供者:ypk03041306
  1. ad9226test

    0下载:
  2. 使用CycloneIV芯片,实现对高精度ADCad9226的数据采集。内有详细代码说明,并附有调试结果-Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:17.9kb
    • 提供者:黄迟
« 1 2 ... .38 .39 .40 .41 .42 2943.44 .45 .46 .47 .48 ... 4323 »
搜珍网 www.dssz.com