资源列表
uart_vhdl
- vhdl的异步串口代码，可以方便以致在不同的FPGA中
fifo
- 高性能设计中常用的fifo模型，采用单端读取数据的方式，数据的位宽以及fifo的深度可以设置。通过modelsim仿真-Fifo design commonly used in high-performance models, using single-ended way to read data, the data bit width and the depth of the fifo can be set. Modelsim simulation by
count_24
- 24进制计数器，是利用VHDL编写的，还可以，上传下-24 binary counter, is written using VHDL, you can also upload the next
mux4bit_by_1bit
- Verilog code of Mux 4bit
Electronic-clock
- 一段简单实用的用VHDL实现的电子时钟，可实现自动计数清零等功能-Some simple and practical to use VHDL to achieve an electronic clock, enabling features such as automatic counting cleared
pico_code
- pico blaze VHDL code for write to micro SD flash with spi protocol
Sdram_Control_8Port
- 用verilog写的8端口SDRAM模块-8-port SDRAM module
liushuideng-saomiao
- 利用动态扫描和定时器1在数码管上显示 出从765432开始以1/10秒的速度往下递减 直至765398并保持显示此数，与此同时利 用定时器0以500MS速度进行流水灯从上至 下移动，当数码管上数减到停止时，实验 板上流水灯也停止然后全部开始闪烁，3秒 后（用T0定时）流水灯全部关闭、数码管上 显示出"HELLO"。到此保持住。 设晶振频率为12MHz。-The use of dynamic scanning and Timer 1 in the digital d
SDivider16bit_V120
- 循环型除法器Verilog代码，带有8位小数，可使除法器固定长度，缩减时钟开销-Streamlined divider Verilog code, with eight decimal places, make fixed-length divider, reducing the overhead clock
spi
- 一篇比较好的spi接口的vhdl实现的参考
ps2
- ps2，硬件描述语言VHDL，代码简洁，功能完善-ps2, hardware descr iption language VHDL, the code simple, functional ..
PLL
- verilog PLL的代码，和PLL 的功能介绍，希望能通过，只是简单了点-verilog PLL code, and the function of PLL, the hope, but simply a point