资源列表
grlib
- gaisler lib. Format .vhd
Xilinx_FPGA_minsystem_XC3S400_USB2.0
- Xilinx_FPGA_最小系统原理图_XC3S400_+_USB2 实用-Xilinx_FPGA_minsystem _XC3S400_+_USB2
Digital_VLSI_Design_with_Verilog_1
- very useful design for fifo freshman
sdramc_vhdl
- Xilinx提供的SDRAM控制器参考设计（VHDL)-SDRAM controller reference design (VHDL) designed by Xilinx
FIFO
- FIFO control in the FPGA-FIFO control in the FPGA
AVHDLPrimerBhasker
- VHDL developers can use this book to know more about it...
modesim
- 讲述使用modelsim进行验证，使用verilogHDL语言进行建模。其中还包括一个讲述怎样用verilog语言编写测试台的详细文档，对fpga cpld设计的后期验证有很大的帮助。-About the use modelsim for authentication, use verilogHDL language modeling. It also includes a focus on how to use verilog test bench written a detailed doc
CoreSPI
- 数字电子设计fpga设计的spi接口的ip_core，可以直接用于在fpga设计，支持actel的fpga芯片，支持主从模式，fifo大小可选。-Fpga design of digital electronic design spi interface ip_core, fpga design can be directly used to support actel the fpga chip, support master-slave mode, fifo size options.
0710200134
- 本文介绍了一个多功能电子钟的设计方案。该方案具有计时、整点报时、校时、校分、闹钟等多项功能。此方案基于Altera 公司的 Cyclone 芯片及Quartus II 7.2 软件。整体设计采用自顶向下的设计思想，大量使用了器件模块化操作。本文对于研究数字钟及扩大其应用，有着非常现实的意义。-This paper describes a multi-clock design. The program has the time, the whole point of time, school ho
lianxi3_clock
- 这是一个时钟用vhdl写的时钟程序，具有时钟调整功能-This is a clock program using vhdl to write clock, a clock adjustment function
verilogGoldenReference
- verilog 黄金参考指南中文版 verilog 黄金参考指南中文版 -verilog黄金参考指南中文版
Divider_Submit
- This code creates a generic floating point of several precisions for use with a Xilinx chip.