CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 2941.42 .43 .44 .45 .46 ... 4323 »
  1. RS_Decoder

    0下载:
  2. RS的解调编码,已经运行过,正确无误,学习使用-RS demodulation code has been run over, correct, learning to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:545.49kb
    • 提供者:陈思寒
  1. 180

    0下载:
  2. 基于FPGA的VGA时序彩条信号实现方法及其应用,作者:QQ 64134703 ,电子毕业设计,欢迎咨询-FPGA-based timing of color VGA signal realization and applications of: QQ 64134703, e-graduate design, please consult
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:131.27kb
    • 提供者:黄先生
  1. car

    0下载:
  2. 这是一个基于FPGA语言下的智能小车运行的文件,大家可以看看!-This is a language based on FPGA operating under the Intelligent Vehicle file, we can see!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.53mb
    • 提供者:liuzhi
  1. MECEditDocument

    0下载:
  2. 一个很好的基于单片机频率计的程序,希望对用的着的朋友有所帮助-A good frequency meter based on SCM procedures, hope to use a friend' s help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:747byte
    • 提供者:houhb
  1. PRBS

    0下载:
  2. PRBS - Generator and Receiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:10.8kb
    • 提供者:qi
  1. MuxDemux_E1_E3

    0下载:
  2. E3 -Mux / Demux - Multiplexer of 16 E1 Channels-E3 -Mux / Demux - Multiplexer of 16 E1 Channels
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:7.03kb
    • 提供者:qi
  1. CrossClock

    0下载:
  2. This paper explores the fundamentals of signal synchronization and demonstrates circuits a designer can use to handle signals that cross clock domains!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:466.19kb
    • 提供者:qi
  1. VHDL_Programming_by_Example

    0下载:
  2. This manual discusses VHDL and the synario programmable IC solution. This manual is intended to supplement the material presented in the Programmable IC Entry mannual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.04mb
    • 提供者:qi
  1. VerilogCodingStyle

    0下载:
  2. This document describes coding styles and guidelines for writing Verilog code for ASIC blocks and test benches.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:55.27kb
    • 提供者:qi
  1. wuziqi

    0下载:
  2. 五子棋 能够实现33禁手44禁手等功能-wuziqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:68.87kb
    • 提供者:ranliye
  1. singleCycleProc

    0下载:
  2. 简化的单时钟循环VHDL处理器.可以运行一些简单的mips指令,例如add, sub, and, or, slt, beq and j. -A simplified single cycle processor in VHDL. This processor can continuously execute some simple MIPS instructions which are lw, sw, add, sub, and, or, slt, beq and j.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:187.28kb
    • 提供者:糖醋鱼
  1. ISE_lab19

    0下载:
  2. 基于VHDL语言编写的俄罗斯方块游戏,由VGA接口和电脑显示器显示,用PS2键盘操作控制。-Written in VHDL-based Tetris game, by the VGA interface and a computer display, with a PS2 keyboard control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.67mb
    • 提供者:大机子
« 1 2 ... .36 .37 .38 .39 .40 2941.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com