CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .40 .41 .42 .43 .44 2945.46 .47 .48 .49 .50 ... 4323 »
  1. 16bitcounter

    0下载:
  2. it contain source code for 16 bit counter module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:599byte
    • 提供者:sunny
  1. TV_DE2

    0下载:
  2. 修改的DE2的例子,适合模拟输入数字输出,数码管显示光点位置。-Modified example of DE2 for analog input digital output, digital display spot position.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:17.3mb
    • 提供者:haha
  1. fft16_vhdl

    0下载:
  2. 16位FFT,含测试,VHDL,浮点FFT算法-FFT-16,VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:427.4kb
    • 提供者:杜杜
  1. qiangda

    0下载:
  2. 设计的四人多路抢答器,基于vhdl开发环境-this project is based on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:805byte
    • 提供者:束方健
  1. jiaotongdengsheji

    0下载:
  2. 乘法器 简单的乘法器编译 用VHDL自己编的-Compiled using a simple multiplier multiplier VHDL own series
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:402.21kb
    • 提供者:wuming
  1. AlteraFPGA

    0下载:
  2. FPGA配置,CPS4,AS MODE,PS MODE, JTAG MODE -FPGA config
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:155.25kb
    • 提供者:陈澄
  1. Controlador_LCD

    0下载:
  2. this code is made for initialization of a lcd 2X16. it works with 4 bits, and has a development of a cgram dor a special character.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:136.49kb
    • 提供者:marlof04
  1. clock

    0下载:
  2. 数字钟,用VHDL 编写。具有计时,校时(调分调时),报时功能-Digital clock, written with VHDL. With time, school time (when the tone on tones), timekeeping function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:188.03kb
    • 提供者:xiaoyu
  1. PS2_Controller

    0下载:
  2. verilog hdl 实现的PS2控制模块-verilog hdl PS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:673byte
    • 提供者:dk1st
  1. VGA_exercise

    0下载:
  2. 2010北京市大学生电子设计竞赛开发板XILINX-Spatan3E的VGA口练习资料-Undergraduate Electronic Design Contest in Beijing 2010 development board XILINX-Spatan3E the VGA port practice information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.28mb
    • 提供者:fanzhiyu
  1. S7_UART_FPGA

    0下载:
  2. 这是一个FPGA的UART的带ROM的实际例子,已经调试完毕-This is a FPGA-ROM UART' s with practical examples, has completed commissioning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:128.22kb
    • 提供者:steef
  1. ADC

    0下载:
  2. 基于FPGA的ADC驱动代码,已经调试成功-FPGA-based ADC driver code has been debugged
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.1kb
    • 提供者:黄朝
« 1 2 ... .40 .41 .42 .43 .44 2945.46 .47 .48 .49 .50 ... 4323 »
搜珍网 www.dssz.com