CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .42 .43 .44 .45 .46 2947.48 .49 .50 .51 .52 ... 4323 »
  1. Shiftregister

    0下载:
  2. A simple realisation code of a shift register written on VHDL in Quartus II for Cyclone II. The programm can store or shift the input data to left or right depending on which mode is chosen.Can be useful for the students.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:154.65kb
    • 提供者:Dave
  1. Multiplexer

    0下载:
  2. Source code of multiplexer on VHDL. The compilation is done in Quartus II for Cyclone II.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:447.97kb
    • 提供者:Dave
  1. Demultiplexer

    0下载:
  2. The code of implementation of a demultiplexer. Very useful to understand of working principle of demultiplexers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:454.35kb
    • 提供者:Dave
  1. CounterUni

    0下载:
  2. Universal counter written on VHDL in Quartus II. It counts up and down by taking into account overflow and onderrun bits.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:600.47kb
    • 提供者:Dave
  1. FSM_3

    0下载:
  2. Final state machine written on VHDL in Quartus II. Imple. Implements the working principle of a sensor which detect the spinning direction (e.g. a motor) and depending on the direction a DuplexCounter is set to "up" or "down" mode.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:809.72kb
    • 提供者:Dave
  1. memory

    0下载:
  2. memory design vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

  1. 16QAM

    0下载:
  2. This Verilog HDL file for 16 QAM mapper-This is Verilog HDL file for 16 QAM mapper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:758byte
    • 提供者:Abdur Rahim
  1. testLED

    0下载:
  2. spartan 3E上的跑马灯 verilog 可以直接跑通的-this is about testled about spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:339.4kb
    • 提供者:liushi
  1. lift

    0下载:
  2. 本设计用VDHL实现了50层电梯的控制,实现的功能有(1)用LED显示电梯的行进过程,即用数码管显示电梯当前所在楼层的位置。 (2)在每层电梯的入口处有两个按钮上升请求(up)和下降请求(down),按钮按下时则对应的LED亮。 (3)电梯到达了有请求的楼层之后,把门打开。停留15秒之后,把门关闭。 (4)电梯的运行遵循方向优先原则:当电梯处于上升模式时,只响应比电梯所在位置高的上楼请求信号,由下面上逐个执行,直到最后一个上楼请求执行完毕,如更高层有下楼请求则直接上升到有下楼请求的最
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.51mb
    • 提供者:Jackie Liang
  1. ASIC_Design_Flow_Tutorial

    0下载:
  2. this is asic design flow tutorial for vlsi design-this is asic design flow tutorial for vlsi design......
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:245.3kb
    • 提供者:srikanthreddy
  1. scad3

    0下载:
  2. this the SwitcherCAD III Overview book for vlsi design-this is the SwitcherCAD III Overview book for vlsi design.......
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:626.18kb
    • 提供者:srikanthreddy
  1. led

    0下载:
  2. Led跑马灯verilog程序,可用作FPGA测试的第一个程序-Led Marquee verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.05mb
    • 提供者:王蒙军
« 1 2 ... .42 .43 .44 .45 .46 2947.48 .49 .50 .51 .52 ... 4323 »
搜珍网 www.dssz.com