CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 2935.36 .37 .38 .39 .40 ... 4323 »
  1. FIR

    0下载:
  2. FIR滤波器的算例,希望能对大家有帮助~-FIR filter example, I hope you can help ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:21.09kb
    • 提供者:王道
  1. Hamming_decoder-1

    0下载:
  2. this program does something im not sure what but all i want is to get into the damn site thank you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:200.17kb
    • 提供者:therock5591
  1. sinbo

    0下载:
  2. 基于quartus II的正弦波发生器,可调频率相位,用其时序仿真即可显示,分模块设计的。有sin。mif文件.-Based quartus II of the sine wave generator, adjustable frequency and phase, with the timing simulation can show that sub-module design. A sin. mif file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:972.43kb
    • 提供者:liyu
  1. fir

    0下载:
  2. 真正意思上的fir滤波器课程设计,基于quartus II9.0的vhdl代码。有原理图输入和例化元件-The real meaning of the fir filter design program, based on quartus II9.0 the vhdl code. A schematic of components and cases
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.37mb
    • 提供者:liyu
  1. VHDL

    0下载:
  2. 一本很好的vhdl教程,适合所有初学者,是一本值得珍藏的好资料-A very good vhdl tutorial, suitable for all beginners, is a worthy collection of good information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.64mb
    • 提供者:胡飞
  1. s

    0下载:
  2. 本文介绍ModelSim SE的最基本用法 本 文介绍ModelSim SE的最基本用法 -This article describes the basic usage of ModelSim SE ModelSim SE article describes the basic usage of this article describes the most basic usage of ModelSim SE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:117.46kb
    • 提供者:一句才
  1. homebook

    0下载:
  2. 家庭生活实用技巧全书家庭生活实用技巧全书-home book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:53.73mb
    • 提供者:netggmm
  1. DS18B20Verilog

    0下载:
  2. 温度传感器DS18B20的Verilog驱动程序希望对大家有所提示和帮助-Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.07kb
    • 提供者:张超
  1. subtractor

    0下载:
  2. Verilog source code for full subtractor module build with predefined nor gates.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:567byte
    • 提供者:CRC PUCMG
  1. subtractor2

    0下载:
  2. Verilog full subtractor module and tests build with a half subtractor made with predefined nand gates.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:585byte
    • 提供者:CRC PUCMG
  1. subtractor3

    0下载:
  2. Verilog 3bit full subtractor module and tests build with predefined nor gates.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:717byte
    • 提供者:CRC PUCMG
  1. subtractor4

    0下载:
  2. Verilog half subtractor module and tests build with made with gates built with expression modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:566byte
    • 提供者:CRC PUCMG
« 1 2 ... .30 .31 .32 .33 .34 2935.36 .37 .38 .39 .40 ... 4323 »
搜珍网 www.dssz.com