CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 2987.88 .89 .90 .91 .92 ... 4323 »
  1. pipelined_fft_256_latest

    0下载:
  2. FFT的ip核,是256位的,可以用在FPGA上进行FFT操作。-FFT' s ip core, is 256, and can be used in FPGA on FFT operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:217.22kb
    • 提供者:张飞
  1. FPGA

    0下载:
  2. FPGA入门教程包含数字电路基础FPGA简介FPGA开发流程RTL设计QuartusII设计实例和仿真-FPGA Tutorial Introduction contains digital circuits based on FPGA FPGA RTL design development process, design example and simulation QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:571.01kb
    • 提供者:书才
  1. ref-sqroot

    0下载:
  2. 求平方根的ip核,Altera提供,可以用在FPGA上,是AHDL语言写的,不开放源码-Square root of the ip seeking nuclear, Altera provides, can be used in FPGA, is written in AHDL, not open source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-24
    • 文件大小:39kb
    • 提供者:张飞
  1. QuartusIITimequest

    0下载:
  2. 关于quartus中的Timequest Timing analyzer的讲解PPT,由Altera提供-About quartus in Timequest Timing analyzer' s explanation PPT, provided by the Altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05mb
    • 提供者:张飞
  1. 32bitcarrylookaheadadder

    0下载:
  2. 32位超前进位加法器的源代码和testbench-32 bit carry look ahead adder and its testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.3kb
    • 提供者:
  1. TimeQuest

    0下载:
  2. Timequest的应用试验,包含Timequest的例子。-Timequest application testing, including Timequest example.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:725.63kb
    • 提供者:张飞
  1. equlizervhdl

    0下载:
  2. 实现数字均衡器的设计,是我们最近正在做的项目,希望对大家有用-Digital equalizer design is our most recent projects are doing, we want to be useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:75.05kb
    • 提供者:郑杰
  1. FFT

    0下载:
  2. 用VHDL语言建立了quartus工程,可进行dsp处理-VHDL dsp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.73kb
    • 提供者:cc
  1. DCT

    0下载:
  2. DCT / VHDL Discrete Cosine Transform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.64mb
    • 提供者:park wan soon
  1. UART_EX

    0下载:
  2. Uart 232 module example divied by 3 module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.62kb
    • 提供者:park wan soon
  1. Verilog2001_Standard

    0下载:
  2. Using the New Verilog_2001 Standard Verifying Hardware-Using the New Verilog_2001 Standard Verifying Hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:380.18kb
    • 提供者:park wan soon
  1. dcs

    0下载:
  2. vhdl source code is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.41kb
    • 提供者:mora
« 1 2 ... .82 .83 .84 .85 .86 2987.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com