CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .86 .87 .88 .89 .90 2991.92 .93 .94 .95 .96 ... 4323 »
  1. source

    0下载:
  2. A basic DMA Controller source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:14.96kb
    • 提供者:cadu903
  1. VGA_Controller

    0下载:
  2. 控制视频在VGA端口输出,包括对其中场信号和消隐信号的控制,对初学者有很大帮助。-output video from VGA port easily!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:960byte
    • 提供者:张坤
  1. Cyclone_II_FPGA_Minimum_System

    0下载:
  2. Cyclone II FPGA最小系统电路连接方式。包含JETAG配置和PLL配置-Minimum System Cyclone II FPGA circuit connections. Configuration and PLL configuration contains JETAG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:83.41kb
    • 提供者:shenyiqun
  1. Quartus_II

    0下载:
  2. Quartus_II使用指南,中文版,图文并茂,非常详细,适合初学者。-Quartus_II Guide, English, illustrated, very detailed, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6mb
    • 提供者:shenyiqun
  1. linkrev

    0下载:
  2. 实现link传输,ts201和fpga的通信功能-Link transmission to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.18kb
    • 提供者:何伟
  1. PCM30_Frame_Sync

    0下载:
  2. 本程序实现了PCM30的帧同步和失步检测,采用verilog编程,包含了工程文件。-This procedure achieved PCM30 frame synchronization and detection step, using verilog programming, includes the project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:44.06kb
    • 提供者:chenjian
  1. CPLD

    0下载:
  2. FPGA与CPLD之间通过串口通信的程序,波特率为9600。-FPGA and CPLD via the serial port communication program, the baud rate to 9600.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:278.68kb
    • 提供者:
  1. FPGA

    0下载:
  2. 应用于FPGA开发中QaurtusII出现 的警告和错误说明-The errors && warning for QaurtusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:11.98kb
    • 提供者:李海龙
  1. QuartusII

    0下载:
  2. Quartus+II+中文教程 Quartus+II+中文教程-Quartus+II+中文教程
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.96mb
    • 提供者:刘泽栋
  1. 5ALTERAFPGA

    0下载:
  2. 5个ALTERA和FPGA的原理图 5个ALTERA和FPGA的原理图-5个ALTERA和FPGA的原理图
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:652.17kb
    • 提供者:刘泽栋
  1. vga_lcd

    0下载:
  2. vga display using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:590.35kb
    • 提供者:bala
  1. nios_shi

    0下载:
  2. 由nios ii实现的,用cfi flash与SDRAM共同实现的电子数字时钟,基于sopc的嵌入式代码,所用软件都是9.0版本的,包括quartus ii9.0 和nios ii9.0-Achieved by the nios ii, together with the cfi flash with SDRAM to achieve the electronic digital clock, based on sopc embedded code, the software is versio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.13mb
    • 提供者:liyu
« 1 2 ... .86 .87 .88 .89 .90 2991.92 .93 .94 .95 .96 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭