CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .86 .87 .88 .89 .90 2991.92 .93 .94 .95 .96 ... 4323 »
  1. VHDL

    0下载:
  2. 一个VHDL的教程,有例子,上手比较快的。-A VHDL tutorial, there are examples to get started faster.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:543.47kb
    • 提供者:谭松清
  1. data_transfer

    0下载:
  2. 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:543.91kb
    • 提供者:chengp
  1. epp212p0223_up

    0下载:
  2. vhdl对dds的原理设计,由衷要得论文价值。不后悔-right dds VHDL design principle, we sincerely value of fine papers. No regrets
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:543.94kb
    • 提供者:fghf
  1. pinlv_ji

    0下载:
  2. 能够测量外部信号的频率,并显示。程序内部能产生三种频率的信号,以便对频率计进行调试-To measure the frequency of the external signal, and displayed. Process can produce three kinds of frequencies within the signal, in order to debug the frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:544.2kb
    • 提供者:大机子
  1. altera_up_avalon_rs232

    0下载:
  2. altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:544.23kb
    • 提供者:柳春青
  1. newDPLLdesign

    0下载:
  2. 使用VHDL语言进行数字锁相环的设计,pdf格式,可以打开-The use of VHDL language design of digital phase-locked loop, pdf format, you can open
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:544.28kb
    • 提供者:国家
  1. test

    0下载:
  2. Verilog example test-Verilog example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:544.36kb
    • 提供者:yujunfeng
  1. Music-Player-by-buzzer

    0下载:
  2. 基于蜂鸣器的音乐播放器。用于NIOS2里面,基于SOPC Builder开发-Music player based on the buzzer. For NIOS2 which, based on the SOPC Builder development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:544.37kb
    • 提供者:李寅鑫
  1. chuanxingkou

    0下载:
  2. 串行口的发送程序,工程文件,仿真文件,验证可行-The serial port of the sending program, project files, simulation files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:544.38kb
    • 提供者:li peng
  1. MIC1

    0下载:
  2. Project of microcontroler MIC I implemented on VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:544.6kb
    • 提供者:Vinicius
  1. multi-function-digital-clock

    0下载:
  2. 基于fpga的多功能数字时钟设计,有预设和报警功能-Fpga-based design of multi-function digital clock, presets and alarm functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:544.61kb
    • 提供者:凌应龙
  1. vga_demo2

    0下载:
  2. VGA controller : Genarate a VGA signal from your inout information as color info of each pixel-VGA controller : Genarate a VGA signal from your inout information as color info of each pixel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:544.69kb
    • 提供者:iman
« 1 2 ... .86 .87 .88 .89 .90 2991.92 .93 .94 .95 .96 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭