资源列表
traffic2
- 数电课程设计，交通灯，基于Quartus II编写(Digital electric course design, traffic lights)
chuzuchejijiaxitongdeFPGAsheji
- 介绍了出租车计价器系统在实际生产生活中的重要性。根据预定的设计要求和设计思路,使用VHDL硬件描述 语言设计了一个实际的基于AlteraFPGA芯片的出租车计价系统,介绍了该系统的电路结构和程序设计。通过实验模拟, 得到了关键的设计结果和在QuartusII5.0软件下的仿真波形。经分析软件仿真的波形和硬件调试结果,证明该出租车计 价系统具有实用出租车计价器的基本功能,如能进一步完善,将可以实用化和市场化。-In this paper, theimportanceof taximet
xapp368
- 可编程器件厂商Xilinx的手持式逻辑分析仪的逻辑设计，包括完整的可用于Xlinx器件的硬件code，以及用来接口的C代码-makers Xilinx programmable devices, handheld logic of the logic analyzer design, including complete Xlinx device can be used for the hardware code, and to interface C code
traffic-light
- 一个交通控制灯的设计，用于十字路口，有倒计时功能，Verilog语言编写，Quratus II编译通过。-The design of a traffic control light for the intersection, a countdown function, Verilog language, Quratus II compile.
clock_for_6.0
- 基于FPGA的电子钟，开发环境是Quartus II 6.0。功能是3个按键分别设置时分秒。通常作为课程设计，供同学参考~-Electronic bell, development environment based on FPGA Quartus II 6.0. The function is the three buttons to set the hour, minute and second. Usually as courses designed for students to ref
part2
- Implement a 3-digit BCD counter. Display the contents of the counter on the 7-segment displays, HEX2− 0. Derive a control signal, from the 50-MHz clock signal provided on the DE2 board, to increment the contents of the counter at one-se
frequency-meter-of-same-precision
- 本系统采用了以Altera芯片EPF10K10LC84-4和单片机仿真器伟福H51/S POD-H8X5X 为核心，同时辅有8位七段数码管和7219数码管驱动芯片。设计使用max+plus2，keil3和伟福开发环境，其中FPGA计数功能，FPGA与单片机的接口通信，单片机计算数据并驱动显示模块等功能。 系统实现了4hz~12Mhz频率的测量，并利用科学计数法显示。测量相对误差在0.005 以内，每个频段均显示6位有效数字。 本系统的特点在于高精度，显示界面科学友好。硬件部分VHD
usb_test
- verilog通过CY7C68013A实现在xc6slx45下的usb2.0通讯-USB2.0 COMMUNICATION BY CY7C6801 UNDER XC6SLX45
3
- 一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part3
pinlvji
- 频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C-Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digita
song
- 用Verilog HDL语言编写的《梁祝》。-Using Verilog HDL language of "Butterfly."
mux16
- 在乘法器电路中，乘数中的每一位都要和被乘数的每一位相与，并产生其相应的乘积位。这些局部乘积要馈入到全加器的阵列中（合适的时候也可以用半加器），同时加法器向左移位并表示出乘法结果。-On time-multiplier circuit, in each of the multiplier to each BeiChengShu paleotopography, and produce its corresponding product bits. These local product will