CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 2988.89 .90 .91 .92 .93 ... 4323 »
  1. lab4

    0下载:
  2. xilinx 的edk软件的应用软件开发入门 -xilinx edk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.24mb
    • 提供者:天拉拉
  1. ISE_lab15

    0下载:
  2. 采用xilinx公司的ise软件实现电子钟-xilinx ise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.97mb
    • 提供者:天拉拉、
  1. ISE_trafficlight

    0下载:
  2. 采用xilinx 的ise 软件实现交通灯的功能,要用就要先安装ise哈-xilinx ise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:394.8kb
    • 提供者:tianlala
  1. 19466827-Simple-VHDL-Examples

    0下载:
  2. sample vhdl examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:101.44kb
    • 提供者:santhosh
  1. DAC0832

    0下载:
  2. 介绍了DA的vhdl语言.在quartus环境中-da vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:32.68kb
    • 提供者:cc
  1. FPGA(DDS)

    0下载:
  2. 采用FPGA来实现DDS,发出任意频率的三角波,方波或正弦波-Use FPGA to implement DDS, given any frequency triangle wave, square wave or sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:406.62kb
    • 提供者:haha
  1. UARTyulanyajiekoulianjie

    0下载:
  2. UART(通用异步收发器)与蓝牙的接口连接,解释的非常详细,欢迎下载交流.-UART (Universal Asynchronous Receiver Transmitter) and Bluetooth interface, a very detailed explanation, please download the exchange.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:209.46kb
    • 提供者:柳莺
  1. EDK

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.05mb
    • 提供者:jerry browm
  1. HDL_coding

    0下载:
  2. 介绍HDL编码规范的书,非常有用,可以让HDL编码更加规范。-HDL coding standard introduced the book, very useful, allowing more standard HDL code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:24.49kb
    • 提供者:张飞
  1. xianshiqi

    0下载:
  2. 4位数码管显示程序,16位入口地址,可以直接显示4位16进制数-Four digital tube display procedures, 16 entrance, can directly address that four hexadecimal number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.3kb
    • 提供者:yy
  1. lcd

    0下载:
  2. 1602 lcd 显示程序 ,可以显示16位或者更长的半角字符-Four digital tube display procedures, 16 entrance, can directly address that four hexadecimal number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.39kb
    • 提供者:yy
  1. RecoveryRemoval

    0下载:
  2. 关于FPGA中的timequest timing analyzer中的recovery 和removal的讲解-On the FPGA in timequest timing analyzer in the recovery and removal of the explanation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:63.63kb
    • 提供者:张飞
« 1 2 ... .83 .84 .85 .86 .87 2988.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com