资源列表
exampleofverilog
- 这是一些有关verilog的例子，虽然都是小例子，但是很实用！-This example about verilog and is very useful to the people who want to improve the ability of verilog
AlteraFPGACPLD
- 《ALTERA FPGA/CPLD 设计》附带光盘，内有书中案例的源代码及使用说明。-" ALTERA FPGA/CPLD Design" with CD case containing the book' s source code and instructions.
pmw
- 基于VHDL的pmw发生器论文格式，仿真实现。word文档-pmw，VHAL，pluse width modulation generator
ps2
- 本来以为模拟PS2协议相当的麻烦，今天下了一本PS2协议手册看了半天，原来读键盘值相当简单嘛，比模拟SPI、I2C简单多了呵呵。-Considerable agreement that the simulation would have trouble PS2, PS2 today an agreement under the manual looked a long time, the original value of reading the keyboard is quite simple
hainan
- MAX+PLUS2环境下VHDL彩灯控制器编程 1．有十只LED，L0……L9 2．显示方式 ①先奇数灯依次灭 ②再偶数灯依次灭 ③再由L0到L9依次灭 3．显示间隔0.5S，1S可调-MAX+ PLUS2 programming environment, VHDL lantern controller 1. With 10 LED, L0 ... ... L9 2. Display odd lights turn off before ① ② ③ again
wodewenjian
- 基于FPGA的电梯控制系统的设计 将电梯的运行状态划分为开门，一层，二层，三层，四层五个状态，设一层开门为电梯的初始状态，up1,up2,up3分别作为一层，二层，三层的上升请求，四层没有上升请求；down2,down3,down4分别作为二层，三层，四层的下降请求，同理一层是没有下降请求的；s1,s2,s3,s4分别作为一层，二层，三层，四层的停站请求；x1,x2,x3,x4分别作为一层，二层，三层，四层的停站请求显示；door作为门的状态，“0”表示关，“1”表示开；mode作为电梯的运
RS232(1)
- 基于FPGA的串行通信接口设计，用硬件描述语言VHDL实现-FPGA-based serial communication interface design, using hardware descr iption language VHDL implementation
ssramWR
- SSRAM CY7C1383C的读写延时控制程序-CY7C1383C delay control procedures to read and write
I2CConMaster
- I2C主控制程序（AT24C01上正常使用）-I2C master control program (AT24C01 on normal use)
CoreCORDIC_DS
- cordic rtl generator for generating different cordic arithmetic
dw
- 在FPGA中实现红绿灯功能,红绿灯用数码管代替，原理是一样的，注意引脚需要根据自己的芯片修改。-traffic light in FPGA
pld_encod11
- AHDL增量式光电码盘四倍细分后，自动计数转换成绝对数据-AHDL incremental photoelectric encoder segments four times, the automatic counting data into absolute