CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .38 .39 .40 .41 .42 3143.44 .45 .46 .47 .48 ... 4323 »
  1. FIR

    0下载:
  2. 用VHDL语言写的FIR滤波器,简单易懂,拿来直接用,10节窗函数法带通滤波器-Write VHDL FIR filter, easy to understand, be used directly, 10 bandpass filter window function method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:85.83kb
    • 提供者:Mr 致圆 彭
  1. Golden

    0下载:
  2. VHDL编写的golden码,发生器,代码注释详细,简单易懂,便于学习-VHDL, golden code generator, code notes detailed, easy to understand, easy to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:175.48kb
    • 提供者:Mr 致圆 彭
  1. UART

    0下载:
  2. 用VHDL语言写的串口通信程序,注释详细,简单易懂,便于学习-VHDL language used to write the serial communication program, detailed notes, easy to understand, easy to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.27mb
    • 提供者:Mr 致圆 彭
  1. CNT10

    0下载:
  2. 通过Quartus II 软件,VHDL语言实现10进制计数器-Achieve 10 binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.29mb
    • 提供者:旭旺
  1. keyscanverilogCX

    0下载:
  2. 这里有完整的verilog按键消抖程序(经过验证的),有图有真相,本程序是依据特权老师的程序自行改编的,由于按键消抖仿真时间较长,这里是假定16个时钟周期便于仿真。内有详细说明!我在网络上目前只能查找到程序,却找不到仿真程序和解说配套的资料,本文件彻底填补了这一空缺,对于初学者很有帮助!-Here are complete verilog keys away shaking program (proven), picture is truth, this program is based on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8mb
    • 提供者:张明辉
  1. elevator_rc1

    0下载:
  2. 三层电梯控制器,易于扩展,有基本的优先级功能,有灯光提示,VHDL-Three floors elevator controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:814.81kb
    • 提供者:husnmin
  1. VHDL-TFT-LCD

    0下载:
  2. 使用VHDL语言,控制LCD屏 ,实现显示与屏幕的切换-Using VHDL language, control LCD screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.29mb
    • 提供者:赵慧
  1. half

    0下载:
  2. This is a verilog half adder code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:29.76kb
    • 提供者:vishwabharath
  1. full

    0下载:
  2. This a full adder verilog code-This is a full adder verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:37.61kb
    • 提供者:vishwabharath
  1. ripple

    0下载:
  2. This a ripple adder circuit-This is a ripple adder circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:56.14kb
    • 提供者:vishwabharath
  1. Carry-Select-Adder

    0下载:
  2. verilog code for carry select adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:45.6kb
    • 提供者:vishwabharath
  1. arbitration

    0下载:
  2. arbiter code in verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.39kb
    • 提供者:vishwabharath
« 1 2 ... .38 .39 .40 .41 .42 3143.44 .45 .46 .47 .48 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭