CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 3141.42 .43 .44 .45 .46 ... 4323 »
  1. DE2115Chinesehandbook

    0下载:
  2. de2-115中文使用手册,对于不喜欢看英文资料的朋友是个不错的选择-de2-115handbook in Chinese
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.42mb
    • 提供者:keon
  1. howtolearnFPGA

    0下载:
  2. 介绍了fpga入门学习的注意点,对于新手可以参考-It tells the way to learn fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:16.1kb
    • 提供者:keon
  1. drink_mashine

    0下载:
  2. 用verilog语言实现自动售货机功能,其中使用了状态机来实现。-Vending machine using verilog language function, which uses a state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:154.61kb
    • 提供者:宋凤林
  1. CHENGXU

    0下载:
  2. 程序实现的功能是在一个8*8的数码管上实现汉字滚动实验。程序已经测试过了。-Realize the function is in an 8* 8 digital tube experiments to achieve Chinese scroll. Program has been tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.07mb
    • 提供者:宋凤林
  1. fir_128factor

    0下载:
  2. 使用verilog 编写的128阶低通滤波器,抽头系数可调。-Prepared using verilog-order low-pass filter 128, the tap coefficients adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.6kb
    • 提供者:王尼玛
  1. cpld

    0下载:
  2. 利用quartus软件对CPLD进行文档建立、软件编程、时序仿真-CPLD using the quartus software for document creation, software programming, timing simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:741.13kb
    • 提供者:wang huazhen
  1. interpolation_shaping_filter

    0下载:
  2. 内插成型滤波器的FPGA实现,可根据需要配置不同的内插倍数,Quarter II环境编译,可直接使用-Interpolation shaping filter FPGA, can be equipped with different interpolation factor, Quarter II compiler environment, can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.84mb
    • 提供者:slm
  1. LCD12864

    0下载:
  2. LCD12864的测试程序,适合新手学习-TEST CODE OF LCD12864
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:506.65kb
    • 提供者:何安军
  1. ram

    0下载:
  2. 练习调用双口ram,fpga自产生65536个递增数,6.25Hz输出,在20ms内读出。-Exercises called dual port ram, fpga increasing number of self-produced 65536, 6.25Hz output within 20ms readout.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.96mb
    • 提供者:王王
  1. booth

    0下载:
  2. 8 bit signed boot multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.91kb
    • 提供者:amirhakh
  1. easy-CPLD

    0下载:
  2. 学习CPLD/FPGA很好的电子书.讲得很好.-Learning CPLD/FPGA good books. Put it very well.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.99mb
    • 提供者:kevin
  1. fpga-study

    0下载:
  2. 学习CPLD/FPGA很好的电子书.讲得很好.-Learning CPLD/FPGA good books. Put it very well.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:960.19kb
    • 提供者:kevin
« 1 2 ... .36 .37 .38 .39 .40 3141.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭