CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 3329.30 .31 .32 .33 .34 ... 4323 »
  1. cpld_TFT43_lcd_src

    0下载:
  2. cpld上的lcd模块源代码,很有用的-cpld on the lcd module source code, very useful Dongdong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:675.38kb
    • 提供者:kenshin
  1. maxii_vga

    0下载:
  2. vhdl编写的vga程序,本人亲自实验过,用的是altera的ep1c做的-vhdl written vga program, I personally experimented with the altera of ep1c do
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:537.48kb
    • 提供者:kenshin
  1. OR1200

    0下载:
  2. 用verilog编写的cpu,有点难度,大家慢慢看吧-Using verilog written cpu, a bit more difficult, we take your time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:111.14kb
    • 提供者:kenshin
  1. MASK_modulation_VHDL

    0下载:
  2. 采用MASK调制的VHDL程序以及它的仿真,是入门最有用的27个例子-MASK modulation process using VHDL and its simulation, is the entry of the 27 examples of the most useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:38.22kb
    • 提供者:xxx
  1. ModifyInstruction

    0下载:
  2. 数字环路滤波器是由变模可逆计数器构成的。 该计数器设计为一个17 位可编程(可变模数) 可逆 计数器,计数范围是,由外部置数DCBA 控制-Digital loop filter is composed of variable-mode reversible counter. The counter is designed to a 17-bit programmable (variable modulus) reversible counter, counting range is s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:656byte
    • 提供者:xxx
  1. VHDLDPLL

    0下载:
  2. 基于VHDL 的全数字锁相环的设计,里面包含了最核心的程序。-VHDL-based all-digital phase-locked loop design, which contains the core procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:163.9kb
    • 提供者:xxx
  1. 2

    0下载:
  2. 介绍一种软件实现分频器和32位计数器,采用可编程逻辑芯片,运用verilog语言设计出一种分频器和32位计数器 -Introduce a software implementation of divider and 32-bit counter, using programmable logic chips, using verilog language to design a divider and 32-bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:155.06kb
    • 提供者:xxx
  1. h

    0下载:
  2. 用VHDL硬件编程语言实现两位十进制数的四则运算,对VHDL语言的学习有进一步的认识。-VHDL hardware programming language used to achieve two decimal numbers 4 operation, the VHDL language, learning and further understanding.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:5.6kb
    • 提供者:cherry
  1. cpusample

    0下载:
  2. VHDL编写的CPU仿真程序。 能进行CPU仿真,加法乘法运算等。 里面包含相关课件。-CPU emulation program written in VHDL. CPU emulation can be carried out, addition multiplication and so on. Which contains the relevant courseware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.42mb
    • 提供者:lyn
  1. 1149.4VHDL

    0下载:
  2. Norm 1149.1 implemented in VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:232.91kb
    • 提供者:jose
  1. rombcdto7

    0下载:
  2. rom implementing bcdtosevenseg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:689byte
    • 提供者:Amal
  1. ram255x8

    0下载:
  2. A Basic ram structure with 256 data handling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:513byte
    • 提供者:Amal
« 1 2 ... .24 .25 .26 .27 .28 3329.30 .31 .32 .33 .34 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭