CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 3354.55 .56 .57 .58 .59 ... 4323 »
  1. NIOSII

    0下载:
  2. niosII常用函数介绍,对研究NIOS的人员很有帮助-niosII commonly used functions introduced the study of NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.58kb
    • 提供者:mstar
  1. br_NiosII_SC

    0下载:
  2. niosII使用介绍,对研究NIOS的人员很有帮助-niosII the use of introduction, the study of NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:mstar
  1. mimasuo

    0下载:
  2. 模拟密码锁功能,可以实现登录,修改密码,三次错误输入死锁的功能。-Analog lock function can be achieved login, change password, enter the deadlock three times the error function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:197.58kb
    • 提供者:张颖
  1. 4by4

    0下载:
  2. 4输入,4输出,clos网络所用,有利于连接处理器和处理器,处理器和存储器传输数据。-4 inputs, 4 outputs, clos network use is conducive to connecting the processor and processor, processor and memory to transfer data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:775byte
    • 提供者:davidsun
  1. Microchip_16C57

    0下载:
  2. 全球最大的MCU设计公司Microchip 的16C57, 指令完全兼容的clone版本 一并附上说明文件与组合语言测试档-The world largest MCU design Microchip 16C57, fully compatible with the clone version of the directive be accompanied by documentation and assembly language test file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:136.14kb
    • 提供者:jojo
  1. VerilogHdlPracticeAndSystemDesign

    0下载:
  2. 本RAR包括《Verilog-HDL实践与应用系统设计》一书中的全部例子,这些例子全部通过了验证。第七章以后的设计实例,不仅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。-The RAR includes " Verilog-HDL Practice and Application of system design," a book full of examples, all passed validation. Ch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:757.54kb
    • 提供者:黄虎
  1. EP1C3_12_3_VGA

    0下载:
  2. 彩条显示,可以实现横竖和水平的显示,副有源程序-Color Bar shows that can be achieved if they had, and the level of the display, the Deputy has source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:60.14kb
    • 提供者:杨大伟
  1. verilog_sample

    0下载:
  2. example code verilog for clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:908.1kb
    • 提供者:Nguyen
  1. EliminateGlitch

    0下载:
  2. 通用消除窄脉冲和最大脉冲宽度判断,用于防止外部干扰导致通讯异常,硬件EMC等-GM to eliminate narrow pulses and maximum pulse width to determine, for the prevention of external interference caused abnormal communications, hardware, EMC, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.51kb
    • 提供者:David
  1. 8051

    0下载:
  2. USB_VHDL USB文件 大家可以参考一下-USB_VHDL USB file you can refer to what
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:630.86kb
    • 提供者:Alex
  1. dff_clk

    0下载:
  2. 简单的D触发器的Verilog描述及,仿真波形-A simple D flip-flop in Verilog descr iption and simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.51kb
    • 提供者:李慧静
  1. graycnt_14

    0下载:
  2. 14位格雷码计数器的verilog描述及仿真波形-14-bit Gray code counter verilog descr iption and simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2.11kb
    • 提供者:李慧静
« 1 2 ... .49 .50 .51 .52 .53 3354.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com