CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 3358.59 .60 .61 .62 .63 ... 4323 »
  1. ourdev_247126

    0下载:
  2. his design converts DVD video into a format suitable for display on a CRT/LCD monitor. A DVD video source, such as a DVD player, should be connected to the VIDEO IN port on the DE2-70 board. A CRT/LCD monitor should be connected to the VGA port. The
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:158.16kb
    • 提供者:路啄米
  1. jueduima

    0下载:
  2. psk 调制 解调 中绝对码到相对码转换的vhdl程序-psk modem absolutely yards to the relative code-switching in vhdl program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.69kb
    • 提供者:zhangpeng
  1. !DDS_vhdl

    0下载:
  2. 采用DDS(直接数字频率合成)方法,用VHDL编写,源程序-Using DDS (direct digital frequency synthesis) method, using VHDL written source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:106.16kb
    • 提供者:王岩嵩
  1. fsk

    0下载:
  2. 用VHDL硬件语言编写FSK调制解调系统,经仿真通过-VHDL hardware language using FSK modulation and demodulation system, the simulation through the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:72.48kb
    • 提供者:王岩嵩
  1. mult

    0下载:
  2. 用硬件语言VHDL进行编写乘法器,经过仿真,结果正确-VHDL language used to write hardware multiplier, through the simulation result is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:181.07kb
    • 提供者:王岩嵩
  1. AD

    0下载:
  2. 用硬件语言VHDL编写AD采集系统,经过仿真结果正确-Hardware language VHDL with the preparation of AD acquisition system, after a simulation result is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:155.86kb
    • 提供者:王岩嵩
  1. DDS_spectrum_analysis

    0下载:
  2. 基于FPGA实现DDS的设计 基于DDS的频谱分析仪的设计 Word 文档-FPGA based DDS DDS design with Word format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:531.92kb
    • 提供者:chris
  1. CComplex_CFourior

    0下载:
  2. 离散傅立叶变换的实现,基本功能:构造一个CFourior类的对象。-Discrete Fourier transform realization of the basic functions: to construct a CFourior class object.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:9.03kb
    • 提供者:feierala
  1. ad80141_intf

    0下载:
  2. FPGA,Verilog实现AD80141-Verilog,实现AD80141
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:899byte
    • 提供者:高波
  1. multi

    0下载:
  2. multicycle bvbj vhdl-multicycle bvbj vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1022.49kb
    • 提供者:afzal74
  1. division1

    0下载:
  2. 基于vhdl/verilog的18位除法器程序。已经过仿真和综合。-Based on vhdl/verilog program for 18-bit divider. Has been simulation and synthesis.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:521byte
    • 提供者:包鼎华
  1. seg7led

    0下载:
  2. FPGA的seg7ledFPGA控制led显示-FPGA-seg7ledFPGA control led display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:97.2kb
    • 提供者:cjl
« 1 2 ... .53 .54 .55 .56 .57 3358.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com