CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 3474.75 .76 .77 .78 .79 ... 4323 »
  1. report-hex-keypad-debouncer

    0下载:
  2. Quartus Verilog HDL, complete document, having schematics, flowcharts, and Verilog codes for various modules for implementing a hex-keypad, including the important code of DEBOUNCER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:779kb
    • 提供者:ak
  1. analogue-digi-ana-converter

    0下载:
  2. design and implementation of a format conversion system on the Altera NIOS board(QUARTUS) which reads an analogue input, converts it into digital data, and then does the reverse conversion back into analogue format. This will be done by taking an ana
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.33mb
    • 提供者:ak
  1. vhdl-MIPS

    0下载:
  2. Quartus-Altera Nios... VHDl based, complete MIPS implementation, document, flowcharts plus code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.13mb
    • 提供者:ak
  1. xilinx0424

    0下载:
  2. Xilinx中文官方培训材料(全),Xilinx新手用户必备材料。-Xilinx Chinese official training materials (all), Xilinx novice users required materials.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.55mb
    • 提供者:李竞松
  1. Binary_to_BCD_Converter

    0下载:
  2. General Binary-to-BCD Converter The linked code is a general binary-to-BCD Verilog module, and I have personally tested the code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:25.16kb
    • 提供者:volkan
  1. choosebcd

    0下载:
  2. 48位BCD码自动识别,并判断是否有无用位,并输出到下一段输出-48 BCD code automatic identification and to determine whether any use of digital and output to the next section of the output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:644byte
    • 提供者:hao
  1. Verilog

    0下载:
  2. 夏宇闻-Verilog经典教程,对想要学习Verilog的人提供帮助-Xia Wen-Verilog Classic Guide for those who want to learn Verilog help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.26mb
    • 提供者:hao
  1. test_in

    0下载:
  2. 用Verilog编写的产生图像的程序,实现24位数据量产生图像使用DA转换后直接显示-Verilog prepared using the procedure for selecting the images to achieve 24-bit image data generated using the DA converter and directly show the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:856byte
    • 提供者:lvxingli
  1. NiosII

    0下载:
  2. 一个NIOS II初学者非常好的资料,提供了大量的实例。-FPGA NIOSII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.8mb
    • 提供者:roal
  1. lcd12864_1

    0下载:
  2. lcd12864的显示汉字程序源代码,共四行,每行8个汉字。-Chinese lcd12864 display source code, a total of four lines, eight characters per line.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.36kb
    • 提供者:刘峰
  1. adcontro

    0下载:
  2. 此程序为FPGA对adc0809的控制以及数据采集程序,谢谢大家指教- This procedure for the FPGA on the adc0809 control and data acquisition procedures, Thank you for your advice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:906byte
    • 提供者:徐礼静
  1. measure

    0下载:
  2. 用VHDL语言编写一个状态机电路,可实现对脉宽的测量-VHDL language with a state of electrical and mechanical way, enabling the measurement of the pulse width
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:334.62kb
    • 提供者:胡一
« 1 2 ... .69 .70 .71 .72 .73 3474.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com