CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 3474.75 .76 .77 .78 .79 ... 4323 »
  1. number_mod

    0下载:
  2. 以verilog设计最大为99数字在2个数码管资源上的显示,采取的方法是同步动态扫描。-Verilog design to a maximum of 99 digits displayed on two digital resources, the approach is synchronous dynamic scanning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.63mb
    • 提供者:xutao
  1. buzzer_sos_2

    0下载:
  2. 用verilog产生“SOS信号”,就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。一个比较好玩的源码。-Produce " SOS signal" with verilog, is to have control of the output sequence Moss password " point" , " painting" and " interval." A more fun source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:xutao
  1. run_flash_led

    0下载:
  2. 用verilog建立一个并行操作的流水灯模块。扫描频配置定为100 Hz,而每一个功能模块在特定的时间内,将输出拉高。-The establishment of a parallel operation of light water module verilog. Scanning frequency configured as 100 Hz, and each functional module within the specified time, the output high.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.07mb
    • 提供者:xutao
  1. vga

    0下载:
  2. 用verilog设计控制程序从 ROM模块读取图片信息,然后写入 VGA接口。控制程序每隔250ms写入不同的信息至VGA接口,在屏幕上会出现小绿人的动画。-Reading the image information from the ROM module verilog design control procedures, and then write the VGA connector. Control program every 250ms write different messages
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.66mb
    • 提供者:xutao
  1. ALU

    0下载:
  2. How to implement a simple 4-bit ALU using VHDL. ALU can perform addition, subtraction, multiplication, logic AND, logic OR and logic NOT of two 4-bit numbers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:geokarajohn
  1. vhdl--based-ontesebench

    0下载:
  2. modelsim环境基于vhdl语言tesebench书写-vhdl modelsim environment based on written language tesebench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.18kb
    • 提供者:施勇
  1. vhdl-Tutorial

    0下载:
  2. FPGA入门教程 1数字电路设计入门 2FPGA简介 3FPGA开发流程 4RTL设计 5quartus ii设计-Tutorial 1 FPGA digital circuit design entry 2FPGA About 3FPGA development process 4RTL design 5quartus ii design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:571.06kb
    • 提供者:施勇
  1. GPS-signal-C_A-code-and-simulation

    0下载:
  2. GPS信号C_A码生成算法设计及仿真实现-GPS signal C_A code generation algorithm design and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:745.62kb
    • 提供者:施勇
  1. VHDL-language-tutorial

    0下载:
  2. VHDL语言的语言基础、基本结构,以及常用电路VHDL程序-Language-based VHDL language, the basic structure and common circuit VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:907.25kb
    • 提供者:施勇
  1. VHDL-language-100-cases

    0下载:
  2. 关于VHDL语言编程的100个经典例子以及它的详细解释-And its detailed explanation of the VHDL language programming 100 classic example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.33mb
    • 提供者:施勇
  1. REG_show

    0下载:
  2. 利用程序实现红外线解码显示数据码和反码,并调用数码管显示,实现动态变化,动态显示,已调试。-The use of infrared decoding program code and inverted display data and call digital display, dynamic changes, the dynamic display, debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:522.26kb
    • 提供者:王森林
  1. I2C

    0下载:
  2. 利用程序实现IIC总线读写数码管显示,实现IIC通信。已调试。-Using digital tube display program to realize the IIC bus, speaking, reading and writing, and realize the IIC communication. Have been debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:676.19kb
    • 提供者:王森林
« 1 2 ... .69 .70 .71 .72 .73 3474.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com