CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 3470.71 .72 .73 .74 .75 ... 4323 »
  1. modbus_latest.tar

    2下载:
  2. 用verilog实现的modbus协议的功能,可以供参考-Using Verilog to achieve the Modbus protocol functions, can be used for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-06
    • 文件大小:26kb
    • 提供者:
  1. uart_latest.tar

    0下载:
  2. 串口(UART)的verilog源代码,可以供设计参考-Serial port (UART) of the Verilog source code, can be used for reference in design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.47mb
    • 提供者:
  1. can_latest.tar

    1下载:
  2. 基于Verilog的CAN控制器的IP核,可以参考-The CAN controller IP core based on Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.12mb
    • 提供者:
  1. referee-partner

    1下载:
  2. 一种能够将多种球类(足球,篮球,网球)的计时、计分和重要数据记录等功能综合在一起的VHDL程序。-referee partner.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.44mb
    • 提供者:黄祖明
  1. ledxy

    0下载:
  2. 通过VHDL实现跑马灯,以及仿真结果以及详细课程老师写的教程-Achieve marquees, as well as through VHDL simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.47mb
    • 提供者:许阳
  1. SPI-NOR-Flash-controller-Verilog

    1下载:
  2. SPI NOR Flash控制器Verilog源代码-SPI NOR Flash controller Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:108.39kb
    • 提供者:卫进
  1. 01-vga_module

    0下载:
  2. verilog 实现vga显示这是第一个部分 共有五部分-verilog achieve vga display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.17mb
    • 提供者:李白
  1. 03-vga_module_pic

    0下载:
  2. vga程序 verilog语言编写 共五个模块 这是第三部分-vga verilog language program of five modules This is the third part of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.44mb
    • 提供者:李白
  1. 04-vga_module_pic_color

    0下载:
  2. vga程序 verilog语言编写 共五个模块 这是第四部分-vga verilog language program which is part of the fourth of five modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.84mb
    • 提供者:李白
  1. 05-vga_module_ani

    0下载:
  2. vga程序 verilog语言编写 共五个模块 这是第五部分-vga verilog language program which is part of the fifth five modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.4mb
    • 提供者:李白
  1. clock

    0下载:
  2. 针对开发板闹钟的设定,这仅是其中闹钟的一小块-Set the alarm for the development board, which is one of only a small alarm clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.88mb
    • 提供者:cy
  1. EDAprogram

    0下载:
  2. 电子密码锁的设计,其中含程序图和流程各种东西-Design of electronic locks, which contains the program flow diagram and all sorts of things
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.39mb
    • 提供者:cy
« 1 2 ... .65 .66 .67 .68 .69 3470.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com