资源列表
rom
- 一个 16×8bit 的ROM程序包括程序的初始化。
fix2float_signed
- VHDL语言，有符号定点数转化为浮点数，Pavle Belanovic教授编写-Conversion from signed fixed-point to floating-point representation
plfsk
- fsk调制的vhdl的编程代码，经调试可用的-fsk vhdl programming code modulation
hello
- 完成字符串“HELLO”逐个左移位循环与右移位循环的设计与下载。-To complete the string "HELLO" Design and download one by one left shift cycle and right shift cycle.
分频器FENPIN1
- EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time - with a counter by the external input is required when the sub-frequency functions. Frequency Divider
VHDL
- 基于FPGA交通灯控制VHDL源代码,东西，南北，主干，支干-FPGA-based control of traffic lights VHDL source code
I2C
- 使用VHDL写的标准 IIC代码 标准的接口文件，具有三态功能-The use of a standard IIC write VHDL code for a standard interface file, with tri-state function
hdl
- ACTEL FPGA 1602显示，verilog描述-ACTEL FPGA 1602 show, verilog descr iption
simple_spi_top
- 简单的SPI接口控制器代码。Verilog-A simple SPI interface controller code. Verilog
d11
- 用层次化设计完成倒计时装置 输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、 倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。 输出：数码管数据信号及宣统信号，倒计时结束信号。
butterfly
- 另一种蝶形运算的代码，可用quartusII6.0运用-A butterfly operation of the code, the use of available quartusII6.0
pn
- 通过移位寄存器的方法产生m序列。已编译好！-Produced by the method m shift register sequence. Has been compiled!