资源列表
dul_ram(yk)
- 关于双口RAM的Verilog HDL源码
UART
- uart接口，使用Verilog编写，适用于各类FPGA-uart interface written using Verilog, applicable to all FPGA
divide_testbench
- 除法描述，写的非常详细，真的很好用，可以作为一个工程的子模块使用-Descr iption of the division, written very detailed, really good, can be used as an engineering sub-module
vhdlfftdesign
- 浮点FFI，的VHDL实现及HDL功能测试方法的研究 附录B加法处理器测试平台代码 附录CFFT处理器的测试平台代码-The floating-point FFI company encourages, implement and function testing HDL VHDL method The appendix B addition processor test platform code Appendix CFFT processor test platform co
4_uart
- FPGA开发板 nios 下的串口通信 采用寄存器操作方式-FPGA development board serial communication using nios register operations
stopwatch
- 本人写的一个秒表，做过的一个ＥＤＡ 的实验，共享了
reaction-time_FPGA_Verilog
- 基于FPGA的反应时间测试机——verilog HDL-Based on the reaction time test machine in the FPGA- Verilog the HDL
verilog
- verilog HDL全自动洗衣机控制器-verilog HDL
iic_rw
- eeprom的iic控制读写，verilog编写-eeprom iic verilog
AD9826
- 用VHDL语言编的视频AD传感器AD9826的驱动程序-the driver of AD9826
veriloghdl
- 多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl-MUX (MUX) verilog hdl multiplexer (MUX) verilog hdl
4_uart
- uart 代码 运行与altera sopc -uart 代码