CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3465.66 .67 .68 .69 .70 ... 4323 »
  1. encoder

    0下载:
  2. vhdl的七段译码器-The Seven-Segment Decoder VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:tgfire
  1. DAC0832

    0下载:
  2. DAC0832 接口电路程序,产生频率为762.9Hz的锯齿波-DAC0832 interface circuit process, resulting in the sawtooth frequency of 762.9Hz
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-13
    • 文件大小:3.09kb
    • 提供者:葛棋棋
  1. fenpin

    0下载:
  2. 分频模块,实验板上的时钟频率太快,可以用分频模块来减小频率-Frequency modules, test board clock frequency too fast, the module can be used to reduce the frequency divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.09kb
    • 提供者:张艳
  1. 5b6b

    0下载:
  2. 5B6B码是光纤数字通信系统中使用比较广泛的一种线路码型! 数据经过5B6B编码和并串转换后在光纤上传输,串行码序列中连续的比特0或比特1的长度不超过5,数据在0和1之间变换的密度很高,并具有直流平衡的特性,有利于接收电路和时钟恢复电路的设计。-5B6B code is used in fiber optic digital communication systems a more extensive line pattern! Data are 5B6B encoding and conver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.09kb
    • 提供者:王彬
  1. Wave

    0下载:
  2. 波形发生器可产生正弦波余弦波方波由DDS原理产生-Cosine waveform generator can produce sine wave square wave generated by the DDS principle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.09kb
    • 提供者:何恒盛
  1. variabled-counter

    0下载:
  2. 这是一个变模计数器的vhdl程序,可以实现模值为9、11、13、15的计数功能。-This is a variable modulus counter vhdl program value 9,11,13,15 counting function can be achieved mold.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:3.09kb
    • 提供者:仝侨
  1. sum_ten

    0下载:
  2. 十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用.-Accumulator 10, EDA, FPGA, DDS signal generator of the phase accumulator can be used.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:seasonroad
  1. vhdllcd

    0下载:
  2. vhdllcd清零模块,实现LCD清屏归零相关功能-vhdl lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:姚璐
  1. UART2_vhdl

    0下载:
  2. 这是VHDL语言的uart串口驱动 感觉很难写的 但是这个可以移植的 比较好-This is the VHDL language serial uart driver feel it is very difficult but this can be written by transplantation is better huh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.09kb
    • 提供者:hanbin
  1. qpsk

    0下载:
  2. 实现qdpsk数字调制,应用的是相位选择法进行调制-Achieve qdpsk digital modulation, the phase selection method is applied to modulate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.08kb
    • 提供者:king
  1. LCD

    0下载:
  2. 在DE2-70上使用LCD时,刚开始不知道要接电源,后来经过试验,终于知道要怎么设置了,该工程里面就有,希望能给初学者一些帮助。-DE2-70 used on the LCD when it was not known to take power, was tested, and finally know how to set up the project which had hoped to give beginners some help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.08kb
    • 提供者:ricky
  1. traffic_final

    0下载:
  2. 在quartus软件环境下的编写的交通红绿灯,所需的VHDL语言程序-In quartus software environment and the writing of the traffic traffic lights, the VHDL language program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.08kb
    • 提供者:畅通
« 1 2 ... .60 .61 .62 .63 .64 3465.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com