CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3465.66 .67 .68 .69 .70 ... 4323 »
  1. lcd

    0下载:
  2. ps2键盘,按键实现 在LCD上显示字符,字母大小写,数字,标点符号都可以显示-ps2 keyboard, the keys to achieve display characters, capitalization, numbers, punctuation marks can be displayed on the LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:461.63kb
    • 提供者:wxl
  1. circle-of-music

    0下载:
  2. 基于FPGA的音乐播放,通过录入音乐的音符,在FPGA开发板上实现播放,verilog代码完整-FPGA-based music player, music notes by entry in the FPGA development board to achieve broadcast, verilog code integrity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.28kb
    • 提供者:wxl
  1. fftshixian

    0下载:
  2. 基于FPGA编写的verilog代码,在xilinx上仿真实现FFT变换-FPGA-based verilog code written in xilinx FFT transform Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.75mb
    • 提供者:wxl
  1. chuanbing-and-bingchuan

    0下载:
  2. 基于FPGA的通信,实现串并并串转换,简单容易理解,代码完整,希望对你们有帮助-FPGA-based communication, and achieve string and string conversion, simple and easy to understand, code integrity, and I hope you have help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:201.7kb
    • 提供者:wxl
  1. cuce(ok)

    0下载:
  2. 在起始信号与停止信号之间计数,而且通过仿真验证成功-Between the start signal and stop signal counts, and success is validated by computer simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.49mb
    • 提供者:张海滨
  1. ALU

    0下载:
  2. 自己编写的Verilog ALU 效果还不错 可以-Verilog ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:135.16kb
    • 提供者:john
  1. ps_to_sp

    0下载:
  2. 自己琢磨的 Verilog 并行数据 转串行数据 串行数据转并行数据 有一定的个参考意义 -Verilog PS_to_SP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:356kb
    • 提供者:john
  1. A_FIFO

    0下载:
  2. 自己编写的Verilog 异步fifo 有一定的个参考价值 -Verilog 异步 Fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:449.05kb
    • 提供者:john
  1. S_FIFO

    0下载:
  2. 自己编写的同步Verilog FiFO 还是不错的 可以-Verilog 同步 FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:623.35kb
    • 提供者:john
  1. CIC

    0下载:
  2. 很好的级联积分梳妆CIC滤波器verilog 源代码,希望对大家有所帮助-Good cascade integral dressing CIC filter source code, hope to be of help for you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.82kb
    • 提供者:张俊
  1. CLK_div

    0下载:
  2. 用verilog写的分频器,包括16分频,8分频,4分频,2分频等,代码简单,效率高,个人感觉很实用且对初学者很有帮助-Written in verilog divider, including 16 points frequency, frequency eight points, 4 points frequency, frequency division 2, etc., the code is simple, high efficiency, personal feeling is ve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.37kb
    • 提供者:张俊
  1. half_band

    0下载:
  2. 半带滤波器verilog源代码,主要用于采样率变换系统中,采用乘法积累加器,很好的例子,供大家参考-Half band filter verilog code, mainly for the sampling rate conversion system, use the multiplication accumulation adder, a good example, for your reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:张俊
« 1 2 ... .60 .61 .62 .63 .64 3465.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com